【技术实现步骤摘要】
判断存储器系统读取电压的存储器装置及其方法
[0001]本公开描述一种用于判断存储器系统读取电压的系统以及方法，例如三维非易失性存储器(non
‑
volatile memory,NVM)系统，特别是具有晶载(on
‑
chip)模数转换器(analog
‑
to
‑
digital converter，ADC)电路，可快速以及有效率地判断用于读取存储器数据的校准读取电压，从而提升存储器系统的性能。
技术介绍
[0002]当对数据储存装置，例如一存储器系统中的存储单元进行了编程，通过将单元阈值电压与一个或多个读取电压进行比较来感测每个存储单元编程状态的方式从存储单元读取数据。然而，单元阈值电压可能因为一或多个因素而改变，例如读取干扰(read disturbance)或是数据保存(data retention)，可能造成感测到的编程状态与写入的编程状态不同，产生数据读取输出中的位失效。一些现存的系统和技术使用相同的验证读取电压，而不管单元阈值电压的变化。>[0003]一种用本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器装置，该存储器装置包含：一存储单元阵列，每一存储单元耦接多个字线中的一对应字线，以及多个位线中的一对应位线；一累加电路耦接至该存储单元阵列，该累加电路配置为：当储存在一页面的数据通过在该页面对应的一位线施加多个读取电压中的各该读取电压进行读取时，累加该页面中各该存储单元的一读出信号，以产生对应于该读取电压一累加读出信号各自的一输出值；以及一控制器耦接该累加电路且配置为基于这些读取电压以及与这些读取电压相关的各该输出值，判断该页面的一校准读取电压。2.根据权利要求1所述的存储器装置，其中该累加电路包含一模数转换器配置为将该累加读出信号转换为各该输出值。3.根据权利要求1所述的存储器装置，其中该读出信号包含至少一电流或一电压。4.根据权利要求1所述的存储器装置，包含一控制电路耦接该存储单元阵列，其中该控制电路配置为以在一读取电压值序列上连续施加该读取电压的方式将各该读取电压施加于该字线。5.根据权利要求4所述的存储器中至，其中该控制电路包含该控制器。6.根据权利要求4所述的存储器装置，其中该控制电路配置为迭代地增加或减少这些读取电压。7.根据权利要求6所述的存储器装置，其中该控制电路配置为：判断具有一第一读取电压值的该读取电压是否低于一阈值电压；响应于判断具有该第一读取电压值的该读取电压不大于该阈值电压，增加或减少该读取电压以具有一第二读取电压值，以将该第二读取电压值施加于对该页面的一后续读取操作；以及响应于判断具有该第一读取电压值的该读取电压低于该阈值电压，启动该控制器以判断该页面的该校准读取电压。8.根据权利要求4所述的存储器装置，其中该控制器配置为：对于该读取电压序列中的至少二个读取电压值，判断该读取电压值序列中的该每一读取电压的该输出值与紧接在该读取电压值之前的一第二读取电压值之间的一差值，从而提供一差序列。9.根据权利要求8所述的存储器装置，其中该控制器配置为以该差序列以及这些读取电压判断该校准读取电压，其步骤包含：从该至少二个读取电压值中辨识出一特定读取电压值，该特定读取电压值在该差序列中提供一最小差异；以及将该校准读取电压设定为具有该特定读取电压值。10.根据权利要求8所述的存储器装置，其中该控制器配置为：对于该读取电压序列中的该至少二个读取电压值，判断该读取电压值序列中的该每一读取电压的该输出值与紧接在该读取电压值之前的一第二读取电压值之间的一第二差值，从而提供一第二差序列；以及以该第二差序列以及这些读取电压判断该校准电压值。
11.根据权利要求4所述的存储器装置，其中该控制电路配置为：在一第一方向上将该读取电压从一初始电压值迭代地改变为一第一读取电压值，该第一方向为一增加方向和一减少方向的其中之一；判断该第一读取电压值的一第一输出值和紧接在该第一读取电压值之前的一第二读取电压值的一第二输出值之间的差小于一第一阈值；以及判断具有该第一读取电压值的一第一校准读取电压。12.根据权利要求11所述的存储器装置，其中该控制电路配置为：在一第二方向上将该读取电压从该初始电压值迭代地改变为一第三读取电压值，该第二方向为该增加方向和该减少方向的其...
【专利技术属性】
技术研发人员：李永骏，黄昱铭，胡瀚文，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。