半导体元件制造技术

本发明专利技术是一种半导体元件，包含有一通道层以及二金属层，该通道层是由二维材料所形成，该通道层中具有二互相间隔的掺杂区、以及一未掺杂区介于该二掺杂区之间，该二金属层是覆设于该二掺杂区。借此，能有效降低二维材料与金属之间的接触电阻，使该二维材料能成功应用在晶体管或二极管的通道层。晶体管或二极管的通道层。晶体管或二极管的通道层。

【技术实现步骤摘要】
半导体元件


[0001]本专利技术与半导体有关，特别是指一种半导体元件。

技术介绍

[0002]在半导体元件尺寸越来越小的今日，硅材料已到达其先天的局限而无法作得更小，为了能进一步缩小半导体元件的尺寸，二维材料是最有可能取代硅成为半导体通道的材料，其中又以过渡金属二硫属化合物(Transition Metal Dichalcogenides,TMDs)被认为是最有可能应用于集成电路的材料，如二硫化钼(MoS2)，然由于二维材料为层状结构且无未键结的悬空键(dangling bond)，使得二维材料很难与金属形成强的界面键结，再加上二维材料与金属的接面存有萧基能障(Schottky barrier)，使带电载子难以通过，导致接触电阻较高而通过电流较低。
[0003]在某些半导体应用场合如场效晶体管(FET)，如何降低接触电阻，达成元件应用所需的欧姆接触，是元件能否成功应用的关键，惟目前尚未有任何技术能有效降低二维材料与金属之间的接触电阻。

技术实现思路

[0004]本专利技术的一目的在于提供一种半导体元件，能有效降低二维材料与金属之间的接触电阻，使该二维材料能成功应用在晶体管或二极管的通道层。
[0005]为了达成上述目的，本专利技术的半导体元件包含有一通道层以及二金属层，该通道层是由二维材料所形成，该通道层中具有二互相间隔的掺杂区、以及一未掺杂区介于该二掺杂区之间，该二金属层是覆设于该二掺杂区。借此，能有效降低二维材料与金属之间的接触电阻，达成欧姆接触，使该二维材料能成功应用在晶体管或二极管的通道层。
附图说明
[0006]图1为本专利技术第一较佳实施例的半导体元件的示意图；
[0007]图2a～c为本专利技术第一较佳实施例的半导体元件的制程示意图；
[0008]图3为本专利技术第二较佳实施例的半导体元件的示意图。
[0009]【符号说明】
[0010]10半导体元件
[0011]12基板
[0012]14通道层
[0013]15氧化物
[0014]16掺杂区
[0015]18未掺杂区
[0016]20金属层
[0017]20a源极
[0018]20b漏极
[0019]22绝缘层
[0020]24栅极
[0021]30半导体元件
[0022]32基板
[0023]34通道层
[0024]36掺杂区
[0025]38未掺杂区
[0026]40,40a,40b金属层
具体实施方式
[0027]以下通过二较佳实施例配合附图，详细说明本专利技术的
技术实现思路
及特征，如图1所示，是本专利技术第一较佳实施例所提供的半导体元件10，该半导体元件10是一晶体管，包含有一基板12、一通道层14、二金属层20、一绝缘层22以及一栅极24。
[0028]该基板12可采用半导体材料，如硅、锗、金刚石或其类似者；或者，亦可使用具有其他晶体定向的化合物材料，如硅锗、碳化硅、氧化硅、砷化镓、砷化铟、磷化铟、硅锗碳化物、镓砷磷化物、镓铟磷化物、蓝宝石或其类似者。该基板12可掺杂有p型掺杂剂，如硼、铝、镓或其类似者，或者该基板12亦可掺杂有n型掺杂剂。该基板12的厚度可依需要选择。
[0029]该通道层14是由二维材料所形成，该二维材料可为过渡金属二硫属化合物(Transition Metal Dichalcogenides)如二硫化钼(MoS2)、二硒化钼(MoSe2)、二碲化钼(MoTe2)、二硫化钨(WS2)、二硒化钨(WSe2)、二碲化钨(WTe2)、二硫化铪(HfS2)、二硒化铪(HfSe2)、二硫化锆(ZrS2)与二硒化锆(ZrSe2)，该二维材料亦可为三族硫属化合物如硒化铟(InSe)与硒化镓(GaSe)，亦可为其他已知或未知的二维材料，于本实施例中采用的是二硫化钼(MoS2)，该通道层14中具有二互相间隔的掺杂区16、以及一未掺杂区18介于该二掺杂区16之间，该掺杂区16是于二硫化钼中添加p型掺杂剂如铌(Nb)、钽(Ta)或其组合，或其他合适的p型掺杂剂材料，或者添加n型掺杂剂如铼(Re)、鎝(Tc)、钌(Ru)或其组合，或其他合适的n型掺杂剂材料，使该掺杂区16成为p型半导体或n型半导体，于本实施例中是将铌(Nb)作为掺杂剂，该未掺杂区18则为单纯未掺杂的二硫化钼。
[0030]掺杂的实际作法如图2a所示，首先于一该基板12上形成二硫化钼的该通道层14，再将铌的氧化物(NbO
x
)15镀覆于该通道层14的二侧表面，沉积方式可为反应溅镀(reactive sputtering)、电子束蒸镀(e
‑
beam evaporation)、热蒸镀(thermal evaporation)、脉冲激光沉积(pulsed laser deposition)、原子层沉积(Atomic layer deposition)或其他适合方式；接着，利用硫粉(sulfur)、硫化氢(H2S)或其他适合材料为硫源进行硫化反应，以炉管(Furnace)或快速退火(Rapid Thermal Annealing)方式，在温度450～900℃下，时间持续1分钟～2小时，即可将铌掺杂于二硫化钼中形成该二掺杂区16，如图2b所示，该二掺杂区16的掺杂型态同为p型，于其他实施例中，该二掺杂区16的掺杂型态可同为n型。于本实施例中，是以反应溅镀的方式沉积铌的氧化物(NbO
x
)15于该通道层14的表面，以硫化氢(H2S)为硫源进行硫化反应，在炉管(Furnace)中加热，在温度600℃下持续30分钟而形成该二掺杂区16。
[0031]于其他实施例，该掺杂剂亦可以金属型式沉积于该通道层14表面，沉积方式可为反应溅镀(reactive sputtering)、电子束蒸镀(e
‑
beam evaporation)、热蒸镀(thermal evaporation)或其他适合方式，并经硫化或硒化而掺杂于该二维材料中，形成该掺杂区16，该硒化的硒源可为硒粉(Selelinum)、硒化氢(H2Se)或其他适合材料，硒化的方式如同上述的硫化方式。
[0032]该二金属层20覆设于该二掺杂区16的表面，分别作为源极20a与漏极20b，如图2c所示，该金属层的成分为钛(Ti)、铟(In)、金(Au)、钨(W)、钼(Mo)、铂(Pt)、钯(Pd)、铬(Cr)、镍(Ni)、锡(Sn)、铋(Bi)、钽(Ta)或其合金，或其他导电材料，单层或多层均可，于本实施例中是采用钛/金的双层结构。
[0033]该绝缘层22为氧化物，位于该栅极24与该通道层14之间，同时将该栅极24与该源极20a、该漏极20b分隔开。
[0034]由于铌的掺杂可使二硫化钼与金属之间的萧基能障降低且变窄，且该二掺杂区16与该未掺杂区18之间的属于二维材料的侧向接触(Edge Contact)，相较于顶面接触(Top Contact)具有较低的电阻，如此可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，其特征在于，包含有：一通道层，是由二维材料所形成，该通道层中具有二互相间隔的掺杂区、以及一未掺杂区介于该二掺杂区之间；以及二金属层，覆设于该二掺杂区。2.如权利要求1所述的半导体元件，其特征在于，该二维材料是过渡金属二硫属化合物(Transition Metal Dichalcogenides)或三族硫属化合物。3.如权利要求2所述的半导体元件，其特征在于，该二维材料是二硫化钼(MoS2)、二硒化钼(MoSe2)、二碲化钼(MoTe2)、二硫化钨(WS2)、二硒化钨(WSe2)、二碲化钨(WTe2)、二硫化铪(HfS2)、二硒化铪(HfSe2)、二硫化锆(ZrS2)、二硒化锆(ZrSe2)、硒化铟(InSe)或硒化镓(GaSe)。4.如权利要求1至3中任一项所述的半导体元件，其特征在于，该二掺杂区是于该二维材料中添加掺杂剂为铌(Nb)、钽(Ta)、铼(Re)、鎝(Tc)、钌(Ru)或其组合。5.如权利要求4所述的半导体元件，其特征在于，该掺杂剂是以氧化物或金属型式沉积于该通道层表面，并经硫化或硒化而掺杂于该二维材料中，形成该掺杂区。6.如权利要求5所述的半导体元件，其特征在于，该氧化物是以反应溅镀(reactive sputtering)、电子束蒸镀(e
‑
beam evaporation)、热蒸镀(thermal evaporation)、脉冲激光沉积(...

【专利技术属性】
技术研发人员：何焱腾，陈乃榕，
申请(专利权)人：瑞砻科技股份有限公司，
类型：发明
国别省市：