一种改善晶圆翘曲变形的芯片结构及其制备方法技术

一种改善晶圆翘曲变形的芯片结构及其制备方法，本发明专利技术涉及半导体器件制造领域，为改善改善晶圆翘曲的问题，本发明专利技术通过在划片道区引入更宽的辅助沟槽，且在辅助沟槽内产生与器件区沟槽相反的应力，彼此相互抵消，释放整个晶圆的应力，改善效果好。改善效果好。改善效果好。

【技术实现步骤摘要】
一种改善晶圆翘曲变形的芯片结构及其制备方法


[0001]本专利技术涉及半导体器件制造领域，特别是一种功率半导体晶圆加工制造过程中改善晶圆翘曲度的芯片结构及制备方法。

技术介绍

[0002]随着功率半导体器件功率密度不断提高，沟槽栅结构广泛应用于单极性器件（如功率MOSFET）和双极性器件（比如绝缘栅双极型晶体管（IGBT））。沟槽栅结构相对于平面栅结构可以实现更高的沟道密度，同时消除了JFET电阻，从而实现更低的导通电阻或正向导通压降。为了进一步降低芯片的导通电阻或导通压降，一种发展趋势是继续减小器件重复元胞（cell pitch）尺寸，增加沟槽密度，从而进一步增加沟道密度，但是沟槽密度的增加会引入严重的应力问题，导致晶圆翘曲。特别是对于大尺寸晶圆（8寸和12寸），晶圆翘曲问题显得更加严重。在器件制造过程中，晶圆不可避免需要经过各种高温过程，晶圆上不同类型的薄膜由于具有不同的热扩展系数，而对晶圆产生相应的张应力或压应力。图2示出了二氧化硅（SiO2）薄膜对晶圆产生的压应力，原因是由于二氧化硅（SiO2）的热扩展系数（0.5
×
10
‑
6 ℃）小于Si的热扩展系数（2.5
×
10
‑
6 ℃），当晶圆温度降低到常温时，晶圆产生比二氧化硅（SiO2）更明显的收缩形变，挤压二氧化硅（SiO2）薄膜，产生压应力，晶圆与其表面的二氧化硅（SiO2）薄膜向上凸。图3示出了多种薄膜应力同时存在时对硅晶圆的影响，沟槽栅绝缘栅双极型晶体管（IGBT）在制造过程中会经过二氧化硅层生长、淀积，沟槽刻蚀，多晶硅淀积，刻蚀等工艺。其中，接触孔刻蚀是关键工艺步骤之一，其作用是将芯片正面的栅电极和发射极通过金属和对应位置处的硅连接起来，以实现对芯片的供电，刻蚀接触孔时需要将晶圆和光刻板进行精确对准，否则接触孔可能偏离原有设计位置，影响芯片性能和良率。要实现晶圆和光刻板的对准，需要晶圆尽量平整，然而在接触孔刻蚀之前，栅氧化层01生长和多晶硅02淀积工艺通常会带来较大的晶圆翘曲，这两步工艺是在高温下进行，通常栅氧化层01生长温度高于1000℃，多晶硅(02)淀积温度高于500℃。在薄膜生长或者淀积时，硅晶圆03与薄膜紧密贴合。但是，当晶圆温度降到常温时，如果薄膜和硅的热扩展系数不同，则会产生压应力或者张应力，导致晶圆翘曲，这会影响接触孔的精确位置，从而降低芯片性能和良率。接触孔刻蚀之前需要进行光刻，将光刻板上的图形转移到晶圆上或者淀积的薄膜上，然而，如果晶圆翘曲很严重，这会导致晶圆在光刻工艺中无法通过真空固定在holder上。虽然栅氧化层01和多晶硅02均会导致晶圆翘曲，但不同点在于前者导致晶圆向上凸，后者使得晶圆向下凹。这两种不同的翘曲效果源于栅氧化层和多晶硅相对晶圆具有不同的热扩展系数，栅氧化层01的扩展系数为0.5
×
10
‑
6 ℃，小于硅的热扩展系数（2.5
×
10
‑6℃）,当晶圆温度从栅氧化层生长温度降低到常温时，晶圆产生比二氧化硅（SiO2）更明显的收缩形变，产生压应力，晶圆与其表面的二氧化硅（SiO2）薄膜向上凸。多晶硅的热扩展系数为~3
×
10
‑6℃，大于硅的热扩展系数（2.5
×
10
‑6℃），当晶圆温度从多晶硅淀积温度降低到常温时，多晶硅产生比晶圆更明显的收缩形变，产生张应力，晶圆与多晶硅薄膜向下凹。因此，改善晶圆翘曲不仅可以提高芯片性能和良率，还可以解决在芯片加工过程中的晶圆固定的问
题。

技术实现思路

[0003]为实现以上所述目标，本专利技术提出一种改善晶圆翘曲变形的芯片结构及其制备方法。
[0004]一种改善晶圆翘曲变形的芯片结构,所述的芯片包括有器件区和划片道区，所述的器件区内设有元胞沟槽，所述的划片道区包括有环所述的器件区的第一辅助沟槽区、第二辅助沟槽区、第三辅助沟槽区和第四辅助沟槽区，所述的第一辅助沟槽区、第二辅助沟槽区、第三辅助沟槽区和第四辅助沟槽区内均设有规则排列的辅助沟槽，所述的辅助沟槽宽度大于或等于元胞沟槽宽度的两倍。
[0005]第一辅助沟槽区、第二辅助沟槽区、第三辅助沟槽区内的沟槽中的辅助沟槽的排列方向和元胞沟槽的排列方向平行或垂直。比如，可以是任一一个或者两个辅助沟槽区中的辅助沟槽平行于元胞沟槽的排列方向排列，而其他的辅助沟槽区中的辅助沟槽垂直于元胞沟槽的排列方向排列；或者，四个辅助沟槽区中的辅助沟槽的排列方向均平行或垂直元胞沟槽的排列方向。
[0006]本专利技术还提供一种改善晶圆翘曲变形的制备方法，所述的方法包括如下步骤：第一，在元胞沟槽和辅助沟槽内同时热生长或淀积产生张应力或压应力绝缘电介质薄膜，绝缘电介质薄膜厚度范围0.01um~0.2um；第二，热生长或淀积张应力或压应力绝缘电介质薄膜后，元胞沟槽和辅助沟槽内填充压应力或张应力的导电薄膜， 元胞沟槽会完全填满压应力或张应力的导电薄膜，而辅助沟槽因有更宽的尺寸而无法完全填满，导电薄膜厚度范围0.1um~5um；第三，在元胞沟槽和辅助沟槽内填充压应力或张应力的导电薄膜后，回刻压应力或张应力的导电薄膜；第四，回刻压应力或张应力的导电薄膜后，热生长或淀积张应力或压应力层间绝缘电介质薄膜，层间绝缘电介质薄膜厚度范围0.1um~2um。
[0007]本专利技术的有益效果在于，通过在划片道区引入更宽的辅助沟槽，且在辅助沟槽内产生与器件区沟槽相反的应力，彼此相互抵消，释放整个晶圆的应力。
附图说明
[0008]图1为本专利技术单个芯片布局示意图，划片道区辅助沟槽均平行于器件区沟槽，多个该芯片布局形成实施例二中的晶圆。
[0009]图2为硅基晶圆在高温生长或淀积绝缘电介质二氧化硅薄膜后产生压应力示意图。
[0010]图3为硅基晶圆在加工制造绝缘栅双极型晶体管（IGBT）器件过程中产生压应力和张应力示意图。
[0011]图4为硅基晶圆在器件区沟槽和划片区沟槽高温生长或淀积绝缘电介质二氧化硅薄膜后的横截面示意图。
[0012]图5为硅基晶圆器件区沟槽和划片区沟槽填充导电薄膜多晶硅后的横截面示意图。
[0013]图6为硅基晶圆器件区沟槽和划片区沟槽多晶硅回刻后的横截面示意图。
[0014]图7为硅基晶圆器件区沟槽和划片区沟槽填充层间介质二氧化硅（04）后的横截面示意图。
[0015]图8为本专利技术晶圆表面芯片布局第一实施例示意图，划片道区部分辅助沟槽垂直于器件区沟槽，另一部分平行于器件区沟槽。
[0016]图9为本专利技术晶圆表面芯片布局第三实施例，划片道区辅助沟槽均垂直于器件区沟槽。
具体实施方式
[0017]需要说明的是，本文中器件结构不局限于绝缘栅双极型晶体管（IGBT），其它单极性或双极性器件结构同样适用；同样地，本文中半导体材料不局限于硅材料，其它锗、碳化硅、氮化镓材料也适用。本文中所述的对应位置词如“上”、“下”、“左”、“右”是对应于参考图示的相对位置，具体实施中并不限制固定方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善晶圆翘曲变形的芯片结构，所述的芯片包括有器件区和划片道区，所述的器件区内设有元胞沟槽，其特征在于，所述的划片道区包括有环所述的器件区的第一辅助沟槽区、第二辅助沟槽区、第三辅助沟槽区和第四辅助沟槽区，所述的第一辅助沟槽区、第二辅助沟槽区、第三辅助沟槽区和第四辅助沟槽区内均设有规则排列的辅助沟槽，所述的第一辅助沟槽区、第二辅助沟槽区、第三辅助沟槽区和第四辅助沟槽区的宽度大于或等于元胞沟槽宽度的两倍。2.如权利要求1所述的改善晶圆翘曲变形的芯片结构, 其特征在于，所述的辅助沟槽的排列方向和元胞沟槽的排列方向平行或垂直。3.如权利要求1所述的一种改善晶圆翘曲变形的芯片结构的制备方法，其特征在于，所述的制备方法包括如下步骤：第一，在元胞沟槽和辅助沟槽内同时热生长或淀积产生张应力或压应力绝缘电介质薄膜；第二，热生长或淀积张应力...

【专利技术属性】
技术研发人员：刘永，冯浩，单建安，
申请(专利权)人：安建科技深圳有限公司，
类型：发明
国别省市：