芯片的失效点定位方法技术

公开了一种芯片的失效点定位方法，其去除芯片的边缘结构，以在芯片的截面上暴露出多个金属层的部分，通过暴露的金属层向芯片提供电流，并通过EBAC(E

【技术实现步骤摘要】
芯片的失效点定位方法


[0001]本专利技术涉及半导体
，具体地，涉及芯片的失效点定位方法。

技术介绍

[0002]NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。
[0003]在3D NAND产品研发过程和产品制造阶段会出现许多芯片边缘失效的问题，芯片边缘的失效模式一般是有开路和高阻，对于完全开路的失效，，而3D NAND存储器包括在其深度方向上堆叠的大量栅极结构，失效点的位置可能存在于该大量栅极结构中的任意栅极结构中，对于存在于存储器芯片内部的失效点在存储器芯片的深度位置的定位检测困难。

技术实现思路

[0004]本专利技术提供一种芯片的失效点定位方法，所述芯片包括堆叠的多个金属层，包括：
[0005]去除所述芯片的边缘结构，以获得所述芯片的截面；
[0006]在所述芯片中所述多个金属层中的至少一层上提供电流；
[0007]在电子显微镜下获得所述芯片的截面在电流驱动下的截面图像；其中，
[0008]所述截面图像的明暗区交界处即是失效点的位置。
[0009]可选地，在去除所述芯片的边缘结构的步骤之前，还包括：
[0010]在所述芯片的上表面设置保护基底层。
[0011]可选地，所述保护基底层为玻璃层。
[0012]可选地，在所述在电子显微镜下获得所述芯片的截面在电流驱动下的截面图像的步骤中，还通过固定台固定所述芯片，并使所述芯片的截面朝向纳米探针台。
[0013]可选地，所述在所述芯片中所述多个金属层中的至少一层上提供电流步骤包括：
[0014]通过纳米探针，将所述多个金属层中的对应输入端和输出端的金属层分别连接至电流通道和接地通道。
[0015]可选地，所述去除所述芯片的边缘结构的步骤包括：
[0016]截面制样至所述芯片的顶层金属侧边暴露，所述芯片的截面至少暴露所述芯片的边缘位置的顶层金属。
[0017]可选地，所述在电子显微镜下获得所述芯片的截面在电流驱动下的截面图像的步骤包括：
[0018]调整扫描电子显微镜的加速电压和电子束流，获得所述芯片的截面上的截面图像，所述截面图像的明暗区交界处位置即是所述失效点的位置，其中，
[0019]所述截面图像的明区的至少部分未直接暴露在所述芯片的截面上。
[0020]可选地，在去除所述芯片的边缘结构的步骤之前，还包括：
[0021]进行去层，以剥离所述芯片的上表面结构，直至暴露所述芯片的顶层金属；
[0022]通过所述顶层金属向所述芯片的提供电流；
[0023]在电子显微镜下获得所述芯片在电流驱动下的上表面的平面图像；
[0024]根据所述平面图像的明暗区交界处位置获得所述失效点在所述芯片的俯视面上的平面位置。
[0025]可选地，所述在所述芯片中所述多个金属层中的至少一层上提供电流的步骤还包括：
[0026]根据所述失效点在所述芯片的俯视面上的平面位置，选择靠近所述失效点的顶层金属接通电流通道和接地通道。
[0027]可选地，所述截面图像的明暗区交界处位置包括所述失效点在所述芯片俯视面上的平面位置和所述失效点在所述芯片的深度方向的深度位置。
[0028]本专利技术提供的芯片的失效点定位方法去除芯片的边缘结构，以在芯片的截面上暴露出多个金属层的部分，通过暴露的金属层向芯片提供电流，并通过EBAC(E
‑
Beam Absorbance Current，电子束吸收电流)技术获得芯片的截面在电流驱动下的截面图像，根据该截面图像的明暗区交界处位置直接定位获得失效点的深度位置，无需多次去层芯片，逐步暴露不同深度的底层进行多次测试，有效提升了失效点的深度位置的分析测试速度，为芯片研发提供了便利。
附图说明
[0029]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0030]图1示出了根据一实施例的芯片的失效点测试示意图；
[0031]图2示出了根据一实施例的芯片的失效点定位方法的流程图；
[0032]图3示出了根据一实施例的芯片的失效点定位方法的截面位置示意图；
[0033]图4示出了根据一实施例的芯片的边缘结构的截面示意图；
[0034]图5示出了根据一实施例的芯片的固定装置的结构示意图；
[0035]图6A和图6B示出了根据一实施例的芯片的失效点定位方法的样品截面的测试状态示意图。
具体实施方式
[0036]以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0037]下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。
[0038]图1示出了根据一实施例的芯片的失效点测试示意图。
[0039]如图1所示，根据SEM VC(Scanning Electron Microscope Voltage Contrast，扫描电子显微镜电压衬度)图像明暗差异来确认大致失效地址(失效点位置)，然后进行去层(delayer)分析逐步找到具体失效地址，其测试内容主要包括：
[0040]通过连接电流通道CUR和接地通道GND的纳米探针P向芯片100(例如3D存储器芯片)的边缘回路提供电流，在扫描电子显微镜(scanning electron microscope，SEM)下，顶
层金属呈现出明暗差异，根据差异位置可初步确认失效点位于明暗区交界处的第一顶层金属101至第二顶层金属102之间的电回路上。
[0041]在SEM VC无法直接找到失效地址的情况下(即还不能确认失效点在芯片100中的深度位置)，使用纳米探针台(Nanoprober)通过二分法(dichotomy)逐段排查，直至找到失效地址，准确定位第一顶层金属101和第二顶层金属102，再进行去层和测试定位，获得失效点的芯片100中的深度位置。
[0042]图2示出了根据一实施例的芯片的失效点定位方法的流程图。
[0043]参照图2，该实施例的芯片的失效点定位方法包括：
[0044]步骤S01：根据EBAC技术定位获得芯片的失效点的平面位置。
[0045]即对芯片的上表面进行去层处理，暴露顶层金属，将去层后的芯片置于扫描电子显微镜中，通过纳米探针向芯片的顶层金属通入电流，通过扫描电子显微镜获得芯片在电流驱动下的上表面的平面图像，根据该平面图像的明暗区交界处的第一顶层金属101和第二顶层金属102的位置确认失效点位于第一顶层金属101至第二顶层金属102之间的电回路(芯片堆叠有多个金属层，电回路对应该多个金属层的连接回路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的失效点定位方法，所述芯片包括堆叠的多个金属层，包括：去除所述芯片的边缘结构，以获得所述芯片的截面；在所述芯片中所述多个金属层中的至少一层上提供电流；在电子显微镜下获得所述芯片的截面在电流驱动下的截面图像；其中，所述截面图像的明暗区交界处即是失效点的位置。2.根据权利要求1所述的芯片的失效点定位方法，其中，在去除所述芯片的边缘结构的步骤之前，还包括：在所述芯片的上表面设置保护基底层。3.根据权利要求2所述的芯片的失效点定位方法，其中，所述保护基底层为玻璃层。4.根据权利要求1所述的芯片的失效点定位方法，其中，在所述在电子显微镜下获得所述芯片的截面在电流驱动下的截面图像的步骤中，还通过固定台固定所述芯片，并使所述芯片的截面朝向纳米探针台。5.根据权利要求1所述的芯片的失效点定位方法，其中，所述在所述芯片中所述多个金属层中的至少一层上提供电流步骤包括：通过纳米探针，将所述多个金属层中的对应输入端和输出端的金属层分别连接至电流通道和接地通道。6.根据权利要求1所述的芯片的失效点定位方法，其中，所述去除所述芯片的边缘结构的步骤包括：截面制样至所述芯片的顶层金属侧边暴露，所述芯片的截面至少暴露所述芯片的边缘位置的顶层金属。7.根据...

【专利技术属性】
技术研发人员：袁静，汤光敏，张顺勇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：