3DNAND存储器及其形成方法技术

本发明专利技术提供一种3D NAND存储器及其形成方法，所述方法形成初始牺牲层，所述初始牺牲层位于所述第二沟道孔顶部侧壁的的厚度大于位于所述台阶上的厚度，再利用湿法刻蚀工艺对深孔顶部刻蚀快，底部刻蚀慢的特性，采用湿法刻蚀工艺刻蚀所述初始牺牲层，从而在电荷存储层上形成厚度一致的沟道孔牺牲层，则在形成开口的刻蚀过程中，位于第一沟道孔与第二沟道孔交界处(即台阶处)的沟道孔牺牲层不会被完全刻蚀，能够对该处的电荷存储层起到良好的保护作用，防止由于该处电荷存储层被破坏而造成3D NAND存储器失效。NAND存储器失效。NAND存储器失效。

【技术实现步骤摘要】
3D NAND存储器及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种3D NAND存储器及其形成方法。

技术介绍

[0002]NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。
[0003]现有的3D NAND存储器的制作过程包括：在衬底上形成有隔离层和牺牲层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成暴露出衬底表面的沟道孔；在沟道孔中形成存储结构；形成存储结构后，刻蚀所述堆叠结构，在堆叠结构中形成栅极隔槽；去除所述牺牲层，在去除牺牲层的位置形成控制栅；在所述栅极隔槽中填充导电材料，形成阵列共源极。
[0004]而为了进一步提高存储容量，现有技术在形成所述堆叠结构时，通常会形成多层堆叠结构，每一层堆叠结构中均包括若干层交替层叠的牺牲层和隔离层，多层堆叠结构中形成有沟道孔；沟道孔中形成有存储结构，但是这种存储结构仍存在失效的问题。

技术实现思路

[0005]本专利技术所要解决的技术问题是，提供一种3D NAND存储器及其形成方法，其能够防止由于电荷存储层被破坏而造成3D NAND存储器失效。
[0006]为了解决上述技术问题，本专利技术提供了一种3D NAND存储器的形成方法，其包括：
[0007]提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通；
[0008]在所述第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；
[0009]在所述电荷存储层上形成初始牺牲层；
[0010]湿法刻蚀部分所述初始牺牲层，剩余部分的所述初始牺牲层作为沟道孔牺牲层；
[0011]刻蚀所述第一沟道孔底部的沟道孔牺牲层和电荷存储层，形成开口。
[0012]在一些实施例中，在所述半导体衬底上形成堆叠结构的方法进一步包括：
[0013]在所述半导体衬底上形成由若干交替层叠的第一栅极牺牲层和第一隔离层构成的第一堆叠结构；
[0014]形成第一沟道孔，所述第一沟道孔贯穿所述第一堆叠结构；
[0015]在所述第一堆叠结构上形成由若干交替层叠的第二栅极牺牲层和第二隔离层构成的第二堆叠结构；
[0016]形成第二沟道孔，所述第二沟道孔贯穿所述第二堆叠结构。
[0017]在一些实施例中，刻蚀所述第一沟道孔底部的沟道孔牺牲层和电荷存储层，形成开口的步骤后，去除所述第一沟道孔侧壁及所述第二沟道孔侧壁的沟道孔牺牲层。
[0018]在一些实施例中，还包括步骤：
[0019]在所述沟道孔牺牲层上形成保护层；
[0020]刻蚀第一沟道孔底部的保护层、沟道孔牺牲层和电荷存储层，形成开口；
[0021]去除所述保护层和沟道孔牺牲层。
[0022]在一些实施例中，所述沟道孔牺牲层和所述保护层的材料不相同。
[0023]在一些实施例中，去除所述沟道孔牺牲层的步骤之后，还包括：
[0024]在电荷存储层的表面上以及开口中形成沟道层；
[0025]在沟道层上形成填充层，所述填充层填充满第一沟道孔和第二沟道孔。
[0026]在一些实施例中，形成填充层的步骤之后，还包括：
[0027]去除所述第一堆叠结构的第一栅牺牲层和所述第二堆叠结构中的第二栅牺牲层；
[0028]在去除第一栅牺牲层及第二栅牺牲层的位置对应形成控制栅。
[0029]本专利技术还提供一种3D NAND存储器，其包括：
[0030]半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶；
[0031]电荷存储层，位于所述第一沟道孔和第二沟道孔侧壁及底部；
[0032]沟道孔牺牲层，位于所述电荷存储层上，其中，所述沟道孔牺牲层由湿法刻蚀初始牺牲层而获得，所述初始牺牲层位于所述电荷存储层上，且位于所述第二沟道孔顶部侧壁的初始牺牲层的厚度大于位于所述台阶上的初始牺牲层的厚度。
[0033]在一些实施例中，位于所述第二沟道孔顶部侧壁的沟道孔牺牲层的厚度与位于所述台阶上的沟道孔牺牲层的厚度相等。
[0034]在一些实施例中，所述堆叠结构包括第一堆叠结构和位于第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括若干交替层叠的第一栅牺牲层和第一隔离层，所述第二堆叠结构包括若干交替层叠的第二栅牺牲层和第二隔离层，所述第一沟道孔贯穿所述第一堆叠结构，所述第二沟道孔贯穿所述第二堆叠结构。
[0035]在一些实施例中，还包括开口，设置在所述第一沟道孔底部，且贯穿所述沟道孔牺牲层与所述电荷存储层。
[0036]在一些实施例中，在所述第一沟道孔底部的半导体衬底中具有半导体外延层，所述开口暴露出所述半导体外延层。
[0037]在一些实施例中，还包括保护层，覆盖所述沟道孔牺牲层，所述保护层用于形成所述开口时，保护所述沟道孔牺牲层。
[0038]本专利技术的优点在于，形成初始牺牲层，其位于所述第二沟道孔顶部侧壁的的厚度大于位于所述台阶上的厚度，再利用湿法刻蚀工艺对深孔顶部刻蚀快，底部刻蚀慢的特性，采用湿法刻蚀工艺刻蚀所述初始牺牲层，从而在电荷存储层上形成厚度一致的沟道孔牺牲层，则在形成开口的刻蚀过程中，位于第一沟道孔与第二沟道孔交界处(即台阶处)的沟道孔牺牲层不会被完全刻蚀，能够对该处的电荷存储层起到良好的保护作用，防止由于该处电荷存储层被破坏而造成3D NAND存储器失效。
NAND存储器的失效。
[0051]为此，本专利技术提供一种3D NAND存储器及其形成方法，其能够避免台阶处的电荷存储层被破坏，防止3D NAND存储器失效。
[0052]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在详述本专利技术具体实施方式时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0053]图2是本专利技术另一具体实施方式提供的3D NAND存储器形成方法的步骤示意图，请参阅图2，所述3D NAND存储器形成方法包括如下步骤：步骤S20，提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通；步骤S21，在所述第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；步骤S22，在所述电荷存储层上形成初始牺牲层；步骤S23，湿法刻蚀部分所述初始牺牲层，剩余部分的所述初始牺牲层作为沟道孔牺牲层；步骤S24，刻蚀所述第一沟道孔底部的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构中具有第一沟道孔和第二沟道孔，所述第二沟道孔与第一沟道孔连通；在所述第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；在所述电荷存储层上形成初始牺牲层；湿法刻蚀部分所述初始牺牲层，剩余部分的所述初始牺牲层作为沟道孔牺牲层；刻蚀所述第一沟道孔底部的沟道孔牺牲层和电荷存储层，形成开口。2.根据权利要求1所述的3D NAND存储器的形成方法，其特征在于，在所述半导体衬底上形成堆叠结构的方法进一步包括：在所述半导体衬底上形成由若干交替层叠的第一栅极牺牲层和第一隔离层构成的第一堆叠结构；形成第一沟道孔，所述第一沟道孔贯穿所述第一堆叠结构；在所述第一堆叠结构上形成由若干交替层叠的第二栅极牺牲层和第二隔离层构成的第二堆叠结构；形成第二沟道孔，所述第二沟道孔贯穿所述第二堆叠结构。3.根据权利要求2所述的3D NAND存储器的形成方法，其特征在于，刻蚀所述第一沟道孔底部的沟道孔牺牲层和电荷存储层，形成开口的步骤后，去除所述第一沟道孔侧壁及所述第二沟道孔侧壁的沟道孔牺牲层。4.根据权利要求2所述的3DNAND存储器的形成方法，其特征在于，还包括步骤：在所述沟道孔牺牲层上形成保护层；刻蚀第一沟道孔底部的保护层、沟道孔牺牲层和电荷存储层，形成开口；去除所述保护层和沟道孔牺牲层。5.根据权利要求4所述的3D NAND存储器的形成方法，其特征在于，所述沟道孔牺牲层和所述保护层的材料不相同。6.根据权利要求3或4所述的3DNAND存储器的形成方法，其特征在于，去除所述沟道孔牺牲层的步骤之后，还包括：在电荷存储层的表面上以及开口中形成沟道层；在沟道层上形成填充层，所述填充层填充满第一沟道孔和第二沟道孔。7.根据权利要求6所述的3D NAND存储器的形成方法，其特征在于，形成填充层的步骤之后，还包括：去除所述第一堆叠结构的第一栅牺...

【专利技术属性】
技术研发人员：刘高山，孙凯，何欢，朱黎晓，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：