半导体存储装置及其制造方法制造方法及图纸

一实施方式的半导体存储装置具备：第1积层体，在基板上沿垂直于基板的第1方向，交替积层着多层第1电极层与多层第1绝缘层；多层半导体膜，沿第1方向贯通第1积层体；第2积层体，在第1积层体上沿第1方向，交替积层着多层第2电极层与多层第2绝缘层；及多个接触插塞，沿第1方向贯通第2积层体，且个别地连接于多层半导体膜中的每一层与多层第2电极层中的每一层。体膜中的每一层与多层第2电极层中的每一层。体膜中的每一层与多层第2电极层中的每一层。

【技术实现步骤摘要】
【国外来华专利技术】半导体存储装置及其制造方法


[0001]本专利技术的实施方式涉及一种半导体存储装置及其制造方法。

技术介绍

[0002]半导体存储装置的一例也就是3维积层型半导体存储器具备积层有作为字线发挥功能的第1电极层的积层体。在所述积层体上形成作为通道发挥功能的半导体膜。此外，作为位线发挥功能的第2电极层配置于所述积层体上，与所述半导体膜电连接。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本专利特开2019
‑
4146号公报

技术实现思路

[0006][专利技术要解决的问题][0007]在所述3维积层型半导体存储器中，如果为改善集成度而增加第1电极层的积层数，那么谋求第2电极层的微细化。然而，第2电极层的微细化可能会招致电阻增加、及与半导体膜的连接不良的事态。
[0008]本专利技术的实施方式提供一种能应对电极层的积层数的增加的半导体存储装置及其制造方法。
[0009][解决问题的技术手段][0010]一实施方式的半导体存储装置具备：第1积层体，在基本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储装置，包含：第1积层体，在基板上沿垂直于所述基板的第1方向，交替积层着多层第1电极层与多层第1绝缘层；多层半导体膜，沿所述第1方向贯通所述第1积层体；第2积层体，在所述第1积层体上沿所述第1方向，交替积层着多层第2电极层与多层第2绝缘层；及多个接触插塞，沿所述第1方向贯通所述第2积层体，且个别地连接于所述多层半导体膜的各层与所述多层第2电极层的各层。2.根据权利要求1所述的半导体存储装置，其中所述多个接触插塞的每一个包含第1柱状部、及具有比所述第1柱状部更大径的第2柱状部，且所述第1柱状部的下端连接于所述半导体膜，所述第1柱状部的上端与所述第2柱状部的下端连接，所述第2电极层在所述第1柱状部与所述第2柱状部的边界部连接于所述接触插塞。3.根据权利要求2所述的半导体存储装置，其中所述第1柱状部的侧面及所述第2柱状部的侧面由绝缘膜覆盖。4.根据权利要求1所述的半导体存储装置，其中最上层的第2电极层的材料、及与所述最上层的第2电极层连接的接触插塞的材料彼此相同。5.根据权利要求1到3中任一权利要求所述的半导体存储装置，其中所述多层半导体膜沿与所述第1方向正交的第2方向排列，且所述多层第2电极层相对于一列所述半导体膜而设置。6.根据权利要求1到3中任一权利要求所述的半导体存储装置，其中所述多层半导体膜沿与所述第1方向正交的第2方向排列，所述多层第2电极层相对于在与所述第1方向及所述第2方...

【专利技术属性】
技术研发人员：押木祐介，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：