一种量子阱结构、LED芯片及制作方法技术

本发明专利技术提供了一种量子阱结构、LED芯片及制作方法，该量子阱结构包括了多个量子阱叠层，该量子阱叠层包括了In

【技术实现步骤摘要】
一种量子阱结构、LED芯片及制作方法


[0001]本专利技术涉及LED
，更具体地说，涉及一种量子阱结构、LED芯片及制作方法。

技术介绍

[0002]发光二极管(LED)作为一种新型的半导体固态光源，其优越的性能在照明领域掀起新的浪潮。尤其是mini
‑
LED，由于其与传统LED相比，颗粒更小、显示效果更加细腻、亮度更高，已经成为当今国内外科学研究的热点。
[0003]随着科技的进步与工艺水平的提高，mini
‑
LED在发光效率、外延生长技术等方面也取得了巨大的突破，但是相比于传统LED，mini
‑
LED仍然存在一些问题亟待解决，例如，mini
‑
LED对于外延波长均匀性的要求尤其偏高，这也是目前制约mini
‑
LED技术发展的重要因素之一。
[0004]目前，量子阱结构可以应用于mini
‑
LED提升外延片波长均匀性和亮度。但是由于传统的多层量子阱In
y
Ga1‑
y
N层和GaN层超晶格结构中In
y
Ga1‑
y
N层的InN热稳定性偏低，容易造成受热分解的InN空位，从而加剧In
y
Ga1‑
y
N层中In的偏析和富集现象，而这会造成多层量子阱中In
y
Ga1‑
y
N层和GaN层超晶格结构中异质结材料间应力不均匀，从而造成波长均匀性差和内量子效率下降等问题。

技术实现思路

[0005]有鉴于此，为解决上述问题，本专利技术提供一种量子阱结构、LED芯片及制作方法，技术方案如下：
[0006]一种量子阱结构，所述量子阱结构包括：
[0007]多个量子阱叠层，多个所述量子阱叠层在第一方向上依次堆叠设置；
[0008]任一所述量子阱叠层包括在所述第一方向上依次堆叠的In
y
Ga1‑
y
N层、超晶格治疗层、以及GaN层，其中，y的取值范围为0.16
‑
0.2；
[0009]所述第一方向垂直于所述In
y
Ga1‑
y
N层所在平面，且由所述In
y
Ga1‑
y
N层指向所述GaN层；
[0010]所述超晶格治疗层包括多个晶格叠层，多个所述晶格叠层在所述第一方向上依次堆叠设置；
[0011]任一所述晶格叠层包括在所述第一方向上，依次堆叠的InN层、以及In
x
Ga1‑
x
N层，其中，x的取值范围为0.16
‑
0.2。
[0012]优选的，在上述量子阱结构中，所述超晶格治疗层包括2层
‑
5层的晶格叠层。
[0013]优选的，在上述量子阱结构中，所述InN层的厚度范围为0.1nm
‑
0.4nm。
[0014]优选的，在上述量子阱结构中，所述In
x
Ga1‑
x
N层的厚度范围为0.1nm
‑
0.4nm。
[0015]优选的，在上述量子阱结构中，所述In
y
Ga1‑
y
N层的厚度范围为1.5nm
‑
4nm。
[0016]优选的，在上述量子阱结构中，所述GaN层的厚度范围为10nm
‑
12nm。
[0017]优选的，在上述量子阱结构中，所述量子阱结构还包括：
[0018]应力释放层；
[0019]所述应力释放层包括多个浅阱层，多个所述浅阱层在所述第一方向上堆叠设置；
[0020]任一所述浅阱层包括在所述第一方向上依次堆叠的InGaN层、以及GaN层。
[0021]优选的，在上述量子阱结构中，所述应力释放层包括至少一层所述浅阱层。
[0022]一种LED芯片，所述芯片包括：
[0023]衬底；
[0024]位于所述衬底一侧的量子阱结构；
[0025]所述量子阱结构为上述任一项所述的量子阱结构；
[0026]位于所述衬底和所述量子阱结构之间，且在第二方向上依次堆叠设置的缓冲层、U型氮化镓层以及N型半导体层；
[0027]其中，所述第二方向垂直于所述衬底所在平面，且由所述衬底指向所述量子阱结构；
[0028]位于所述量子阱结构背离所述衬底一侧的P型氮化镓层。
[0029]一种LED芯片的制作方法，用于制作上述所述的LED芯片，所述制作方法包括：
[0030]提供一所述衬底；
[0031]在所述衬底上沿所述第二方向，依次形成缓冲层、U型氮化镓层以及N型半导体层；
[0032]在所述N型半导体层背离所述衬底的一侧形成量子阱结构；所述量子阱结构为上述任一项所述的量子阱结构；
[0033]在所述量子阱结构背离所述衬底一侧形成P型氮化镓层。
[0034]相较于现有技术，本专利技术实现的有益效果为：
[0035]本专利技术提供的一种量子阱结构，包括了多个量子阱叠层，该量子阱叠层包括了In
y
Ga1‑
y
N层、超晶格治疗层、以及GaN层，其中超晶格治疗层又包括了InN层、以及In
x
Ga1‑
x
N层。由于InN层、以及In
x
Ga1‑
x
N层中In的迁移率偏高，能有效补偿量子阱结构In
y
Ga1‑
y
N层中受热分解的InN空位，修复In
y
Ga1‑
y
N层的晶格缺陷，同时改善In
y
Ga1‑
y
N层中In的偏析和富集现象，使得In的组分分布均匀，为后续的GaN生长提供了一个质量良好且清晰的界面。在In组分和整体晶格质量均得到改善后，In
y
Ga1‑
y
N层和GaN层由于晶格失配产生的应力也相应减小，从而降低了量子斯塔克效应导致的电子和空穴的空间波函数的分离程度，继而提升了波长均匀性和内量子效率。
附图说明
[0036]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0037]图1为本专利技术实施例提供的一种量子阱结构的部分结构示意图；
[0038]图2为本专利技术实施例提供的一种量子阱结构的部分结构示意图；
[0039]图3为本专利技术实施例提供的一种量子阱结构的结构示意图；
[0040]图4为本专利技术实施例提供的一种LED芯片的结构示意图；
[0041]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种量子阱结构，其特征在于，所述量子阱结构包括：多个量子阱叠层，多个所述量子阱叠层在第一方向上依次堆叠设置；任一所述量子阱叠层包括在所述第一方向上依次堆叠的In
y
Ga1‑
y
N层、超晶格治疗层、以及GaN层，其中，y的取值范围为0.16
‑
0.2；所述第一方向垂直于所述In
y
Ga1‑
y
N层所在平面，且由所述In
y
Ga1‑
y
N层指向所述GaN层；所述超晶格治疗层包括多个晶格叠层，多个所述晶格叠层在所述第一方向上依次堆叠设置；任一所述晶格叠层包括在所述第一方向上，依次堆叠的InN层、以及In
x
Ga1‑
x
N层，其中，x的取值范围为0.16
‑
0.2。2.根据权利要求1所述的量子阱结构，其特征在于，所述超晶格治疗层包括2层
‑
5层的晶格叠层。3.根据权利要求1所述的量子阱结构，其特征在于，所述InN层的厚度范围为0.1nm
‑
0.4nm。4.根据权利要求1所述的量子阱结构，其特征在于，所述In
x
Ga1‑
x
N层的厚度范围为0.1nm
‑
0.4nm。5.根据权利要求1所述的量子阱结构，其特征在于，所述In
y...

【专利技术属性】
技术研发人员：聂虎臣，崔晓慧，霍丽艳，刘兆，
申请(专利权)人：江西乾照光电有限公司，
类型：发明
国别省市：