电压控制电路制造技术

电压控制电路包含追踪电路、运算放大器、晶体管、回馈电路及取样及保持电路。追踪电路依据致能电压、取样致能电压及取样参考电压产生更新致能电压。运算放大器包含第一输入端，用以接收输入电压；第二输入端，用以接收回馈电压；及输出端，用以输出控制电压。晶体管包含控制端，用以接收控制电压；第一端，用以接收参考电压；及第二端，用以输出调节电压。回馈电路耦接于晶体管的第二端及运算放大器的第二输入端之间以依据调节电压产生回馈电压。取样及保持电路用以取样输入电压以产生取样致能电压，及取样回馈电压以产生取样参考电压。及取样回馈电压以产生取样参考电压。及取样回馈电压以产生取样参考电压。

【技术实现步骤摘要】
电压控制电路


[0001]本专利技术关于电子电路，特别是一种功率放大器的电压控制电路。

技术介绍

[0002]在通信装置中，功率放大器会将信号放大以传送射频信号。射频信号的功率需要符合通信规范，以在预定覆盖范围内传送同时减低通信装置间的信号干扰。由于通信装置的电源通常由电池提供，因此会随使用时间而逐渐下降。当电池的电压过低时，会造成提供至功率放大器的电源过低，使射频信号无法满足通信规范的要求，增加通信装置间的信号干扰及降低通信装置的效能。

技术实现思路

[0003]本专利技术实施例提供一种电压控制电路，包含追踪电路、运算放大器、参考端、晶体管、回馈电路及取样及保持电路。追踪电路用以依据致能电压、取样致能电压及取样参考电压产生随致能电压而更新的更新致能电压。运算放大器包含第一输入端，耦接于追踪电路，用以接收输入电压，第二输入端，用以接收回馈电压，及输出端，用以输出控制电压。参考端用以提供参考电压。晶体管包含控制端，耦接于运算放大器的输出端，用以接收控制电压；第一端，用以接收参考电压；及第二端，用以输出调节电压。回馈电路耦接于晶体管的第二端及运算放大器的第二输入端之间，用以依据调节电压产生回馈电压。取样及保持电路耦接于追踪电路、运算放大器及回馈电路，用以取样与保持输入电压以产生取样致能电压，及取样回馈电压以产生取样参考电压。
附图说明
[0004]图1为本专利技术实施例中的一种电压控制电路的示意图。图2为显示图1中的调节电压的波形图。图3为图1中的取样及保持电路的示意图。图4为图1中的电压控制电路的时序图。符号说明1:电压控制电路10:追踪电路12:运算放大器14:取样及保持电路140,142:传输闸15,16:参考端17:回馈电路18:功率放大器20,22:波形
M1,M140至M143:晶体管R1,R2,R140,R142:电阻C140,C142:电容Sin:交流信号Sout:放大后的交流信号SW1及SW2:开关t0至t4:时间V1:输入电压V2:回馈电压VBAT:参考电压Vc:控制信号Vc_bar:反相控制信号Vclamp:取样参考电压Vmask:屏蔽Vset:致能电压V
’
set:更新致能电压Vset_max:取样致能电压Vr0至Vr3:电压位准Vrd:取样控制电压Vrd_bar:反相取样控制电压Vreg:调节电压
具体实施方式
[0005]图1为本专利技术实施例中的一种电压控制电路1的示意图。电压控制电路1可做为低压差稳压器(low dropout regulator,LDO regulator)，由参考电压VBAT供电而产生调节电压Vreg，并将调节电压Vreg作为电源供应至功率放大器(power amplifier,PA)18。电压控制电路1可对调节电压Vreg进行调节而使得当参考电压VBAT大于或非常接近调节电压Vreg时仍可将调节电压Vreg维持在实质上稳定的预定位准。参考电压VBAT是由电池或电池组产生的可变电压，可随使用时间逐渐降低。当参考电压VBAT下降至过低的位准时，电压控制电路1无法将调节电压Vreg维持在预定位准而会随参考电压VBAT降低。
[0006]电压控制电路1可包含追踪电路10、运算放大器12、取样及保持电路14、参考端16、回馈电路17及晶体管M1。参考端16可提供参考电压VBAT。运算放大器12包含第一输入端，耦接于追踪电路10；第二输入端，耦接于回馈电路17；及输出端，耦接于晶体管M1。晶体管M1包含控制端，耦接于运算放大器12的输出端；第一端，耦接于参考端16；及第二端，耦接于功率放大器18。回馈电路17耦接于晶体管M1的第二端及运算放大器12的第二输入端，用以依据调节电压Vreg产生回馈电压V2。回馈电压V2可正相关于调节电压Vreg。功率放大器18包含电源端，用以接收调节电压Vreg；输入端，用以输入交流信号Sin；及输出端，用以输出放大后的交流信号Sout。交流信号Sin及放大后的交流信号Sout可为射频信号。
[0007]运算放大器12的第一输入端可为反相输入端，运算放大器12的第二输入端可为正
向输入端。运算放大器12的第一输入端可接收输入电压V1，运算放大器12的第二输入端可接收回馈电压V2，运算放大器12的输出端可依据回馈电压V2及输入电压V1之间的差值而产生控制电压。晶体管M1的控制端可接收控制电压，晶体管M1的第二端可依据控制电压输出调节电压Vreg。晶体管M1可为场效晶体管(field-effect transistor,FET)，例如为P型金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)，及可设置为共源级放大阶段。当回馈电压V2实质上等于输入电压V1时，控制电压实质上等于0V，晶体管M1导通而产生调节电压Vreg。当回馈电压V2小于输入电压V1时，控制电压小于0V，晶体管M1的导通程度增加而增加调节电压Vreg。当参考电压VBAT小于调节电压Vreg的预定位准时，晶体管M1的第二端输出的调节电压Vreg会小于预定位准。当关闭功率放大器18时，输入电压V1必须降低至小于回馈电压V2才可降低调节电压Vreg。
[0008]图2为显示调节电压Vreg的波形图，包含通信规范中定义的屏蔽Vmask、符合通信规范的调节电压Vreg的波形20及未符合通信规范的调节电压Vreg的波形22。波形20可对应于本专利技术实施例所产生的波形，而波形22可对应于先前技术所产生的波形。当功率放大器18运作时，调节电压Vreg不超出屏蔽Vmask才可符合通信规范而不会对其他装置造成信号干扰。在时间t0，功率放大器18开始被开启，波形20及22开始从低位准Vr0上升。在时间t1，波形20及22上升至预定位准Vr1。时间t0至t1之间的时段可称为电压上升期间(ramp-up period)。在时间t2，功率放大器18开始被关闭，波形20开始从位准Vr2下降，波形22维持在位准Vr2。位准Vr2可小于预定位准Vr1。在时间t1至t2之间的时段可称为功率放大器开启期间，功率放大器18可放大交流信号Sin。在时间t3，波形20下降至位准Vr3，波形22才开始从位准Vr2下降。在时间t4，波形20及22下降至低位准Vr0。时间t2至t4之间的时段可称为电压下降期间(ramp-down period)。时间t4至下次功率放大器18开始被开启的时间t0可称为功率放大器关闭期间，功率放大器18在这段期间无法运作。由于波形22在时间t3才开始从位准Vr2下降，因此在时间t3会超出屏蔽Vmask，而不符合通信规范且可能会对其他装置造成信号干扰。此外，由于波形22在时间t3至t4之间的时段突然从位准Vr2下降至低位准Vr0，因此可能会产生瞬时噪声(transient noise)，对其他内部电路造成信号干扰。相较之下，波形20在电压下降期间中缓缓下降，并未超出屏蔽Vmask，符合通信规范，且不易对其他装置或内部电路造成信号干扰。
[0009]电压控制电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压控制电路，其特征在于，包含：一追踪电路，用以依据一致能电压、一取样致能电压及一取样参考电压产生随该致能电压而更新的一更新致能电压；一运算放大器，包含一第一输入端，耦接于该追踪电路，用以接收一第一输入电压，一第二输入端，用以接收一回馈电压，及一输出端，用以输出一控制电压；一第一参考端，用以提供一参考电压；一第一晶体管，包含一控制端，耦接于该运算放大器的该输出端，用以接收该控制电压，一第一端，用以接收该参考电压，及一第二端，用以输出一调节电压；一回馈电路，耦接于该第一晶体管的该第二端及该运算放大器的第二输入端之间，用以依据该调节电压产生该回馈电压；及一取样及保持电路，耦接于该追踪电路、该运算放大器及该回馈电路，用以取样该第一输入电压以产生该取样致能电压，及取样该回馈电压以产生该取样参考电压。2.如权利要求1所述的电压控制电路，其特征在于，其中该回馈电路更包含：一第一回馈阻抗，包含一第一端，耦接于该第一晶体管的该第二端，及一第二端，耦接于该运算放大器的第二输入端，用以产生该回馈电压；及一第二回馈阻抗，包含一第一端，耦接于该第一回馈阻抗的该第二端，及一第二端，耦接于一第二参考端。3.如权利要求1所述的电压控制电路，其特征在于，其中该参考电压为可变。4.如权利要求3所述的电压控制电路，其特征在于，其中该参考电压随时间而下降。5.如权利要求1所述的电压控制电路，其特征在于，其中该追踪电路用以产生与该取样参考电压成正相关、且与该取样致能电压成负相关的该更新致能电压。6.如权利要求1所述的电压控制电路，其特征在于，其中该追踪电路用以将该取样参考电压除以该取样致能电压以产生一比例，及将该比例及该致能电压相乘以产生该更新致能电压。7.如权利要求1所述的电压控制电路，其特征在于，其中该取样及保持电路包含：一第一传输闸，用以依据一取样控制电压及一反相取样控制电压取样该第一输入电压以产生该取样致能电压；一第一电阻，包含一第一端，耦接于该第一传输闸，及一第二端，用以输出该取样致能电压；一第一电容，包含一第一端，耦接于该第一电阻的该第二端，及一第二端，耦接于该第二参考端；一第二传输闸，用以依据该取样控制电压及该反相取样控制电压取样该回馈电压以产生该取样参考电压；一第二电阻，包含一第一端，耦接于该第二传输闸，及一第二端，用以输出该取样参考电压；及一第二电容，包含一第一端，耦接于该第二电阻的该第二端，及一第二端，耦接于该第二参考端。8.如权利要求7所述的电压控制电路，其特征在于，其中：该取样控制电压及该反相取样控制电压互为反相；及
在一电压下降期间中，该取样控制电压导通该第一传输闸及该第二传输闸一第一预定时间。9.如权利要求8所述的电压控制电路，其...

【专利技术属性】
技术研发人员：叶家荣，彭天云，陈智圣，
申请(专利权)人：立积电子股份有限公司，
类型：发明
国别省市：