半导体结构的制作方法及半导体结构技术

本公开提供了一种半导体结构的制作方法及半导体结构，涉及半导体技术领域。该半导体结构的制作方法包括：提供基底；于基底上形成多个硅柱，多个硅柱阵列排布；对硅柱进行预设处理，形成有源柱，沿第一方向，有源柱包括顺序连接的第一段、第二段和第三段；于第二段和第三段的侧壁上形成栅氧化层；于栅氧化层上形成栅介质层，沿第一方向，栅介质层的长度小于栅氧化层的长度，栅介质层的顶面与第三段的顶面平齐。本公开通过在栅氧化层的侧壁上形成栅介质层，栅介质层的长度小于栅氧化层，且栅介质层的顶面与第三段顶面平齐，有利于控制半导体结构的关断电流，减少栅极诱导漏极泄露电流和带间隧穿的问题，进而有效提高半导体结构的性能和良率。能和良率。能和良率。

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。
[0003]随着半导体工艺的发展，半导体器件的尺寸越来越小，栅极诱导漏极泄漏(Gate Induced Drain Leakage，GIDL)等问题会对半导体结构的形成产生较大的不利影响，降低了半导体结构的性能和良率。

技术实现思路

[0004]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0005]本公开提供了一种半导体结构的制作方法及半导体结构。
[0006]本公开的第一方面提供了一种半导体结构的制作方法，所述制作方法包括：
[0007]提供基底；
[0008]于所述基底上形成多个硅柱，多个所述硅柱阵列排布；
[0009]对所述硅柱进行预设处理，形成有源柱，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段；
[0010]于所述第二段和所述第三段的侧壁上形成栅氧化层；
[0011]于所述栅氧化层上形成栅介质层，沿第一方向，所述栅介质层的长度小于所述栅氧化层的长度，所述栅介质层的顶面与所述第三段的顶面平齐。
[0012]根据本公开的一些实施例，所述对所述硅柱进行预设处理，形成有源柱，包括：
[0013]对所述硅柱进行氧化工艺处理，其中，以垂直于第一方向的平面为横截面，所述有源柱的横截面形状包括圆形。
[0014]根据本公开的一些实施例，所述于所述基底上形成多个硅柱，包括：
[0015]于所述基底内形成多个位线隔离沟槽，多个所述位线隔离沟槽沿第二方向间隔设置，相邻所述位线隔离沟槽之间的所述基底构成条状体；
[0016]于所述基底内形成多个字线隔离沟槽，多个所述字线隔离沟槽沿第三方向间隔设置，以将所述条状体分隔成多个硅柱，其中，沿第一方向，所述字线隔离沟槽的深度小于所述位线隔离沟槽的深度。
[0017]根据本公开的一些实施例，所述半导体结构的制作方法还包括：
[0018]于所述位线隔离沟槽内形成第一隔离层，所述第一隔离层的顶面与所述字线隔离沟槽的底面平齐；
[0019]于所述字线隔离沟槽内进行离子注入工艺，以在所述第一段的底面形成位线，其中，所述位线为多个，多个所述位线沿第二方向间隔设置。
[0020]根据本公开的一些实施例，所述半导体结构的制作方法还包括：
[0021]于所述基底内形成位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置。
[0022]根据本公开的一些实施例，所述于所述基底内形成位线隔离结构，包括：
[0023]于所述第一隔离层的顶面上和所述字线隔离沟槽内形成第二初始隔离层；
[0024]沿第一方向，去除部分所述第二初始隔离层，被保留下来的所述第二初始隔离层形成第二隔离层；
[0025]其中，沿第一方向，位于位线隔离沟槽内的所述第一隔离层和所述第二隔离层形成位线隔离结构，所述第二隔离层的顶面与所述第一段和所述第二段的交界位置平齐。
[0026]根据本公开的一些实施例，所述于所述第二段和所述第三段的侧壁上形成栅氧化层，包括：
[0027]利用原子层沉积工艺于所述有源柱上形成初始栅氧化层，所述初始栅氧化层包裹住所述第二段的侧壁、以及所述第三段的侧壁和顶面；
[0028]去除部分所述初始栅氧化层，暴露所述第二隔离层的顶面，被保留下来的所述初始栅氧化层形成栅氧化层。
[0029]根据本公开的一些实施例，所述第二隔离层的顶面与所述栅氧化层的侧壁之间形成填充区；
[0030]所述于所述栅氧化层上形成栅介质层，包括：
[0031]于所述填充区内形成第一初始字线；
[0032]去除部分所述第一初始位线，被保留下来的所述第一初始字线形成第一字线，其中，所述第一字线的顶面与所述第二段的预设位置平齐，所述第一字线与与其相邻的所述栅氧化层之间形成第一沟槽；
[0033]去除位于所述第三段顶面上的所述栅氧化层；
[0034]于所述第一沟槽的侧壁上形成栅介质层。
[0035]根据本公开的一些实施例，所述第一字线的顶面和所述栅介质层的侧壁之间形成第二沟槽；
[0036]所述半导体结构的制作方法还包括：
[0037]于所述第二沟槽内形成第二初始字线；
[0038]去除部分所述第二初始字线，被保留下来的所述第二初始位线形成第二字线，其中，所述第二字线的顶面与所述第二段和所述第三段的交界位置平齐，所述第一字线和所述第二字线形成初始字线结构。
[0039]根据本公开的一些实施例，所述半导体结构的制作方法还包括：
[0040]于所述初始字线结构上形成第三初始隔离层；
[0041]去除部分所述第三初始隔离层和部分所述初始字线结构，以在所述基底上形成多个第三沟槽，所述第三沟槽的底部暴露出所述第二隔离层，沿第三方向，多个所述第三沟槽
间隔设置，且多个所述第三沟槽与多个所述初始字线结构一一对应；
[0042]于所述第三沟槽内形成第四隔离层；
[0043]其中，被保留下来的所述初始字线结构形成两条字线，被保留下来的所述第三初始隔离层形成第三隔离层，所述第三隔离层和所述第四隔离层形成字线隔离结构。
[0044]根据本公开的一些实施例，所述第二隔离层的顶面与所述栅氧化层的侧壁之间形成填充区；
[0045]所述于所述栅氧化层上形成栅介质层，包括：
[0046]于所述填充区内形成牺牲层，所述牺牲层的顶面与所述第二段的预设位置处平齐；
[0047]去除部分所述栅氧化层，以暴露出所述有源柱的顶面；
[0048]形成栅介质层，所述栅介质层的底面与所述牺牲层的顶面连接，所述栅介质层位于包裹在部分所述第二段和所述第三段侧壁上的所述栅氧化层的外侧；
[0049]去除所述牺牲层，所述栅介质层的侧壁与原本被所述牺牲层覆盖的所述栅氧化层的侧壁形成第四沟槽。
[0050]根据本公开的一些实施例，所述半导体结构的制作方法还包括：
[0051]于所述第四沟槽内形成字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置。
[0052]根据本公开的一些实施例，所述于所述第四沟槽内形成字线隔离结构，包括：
[0053]于所述第四沟槽内形成初始字线，多个所述初始字线沿第三方向间隔设置；...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：提供基底；于所述基底上形成多个硅柱，多个所述硅柱阵列排布；对所述硅柱进行预设处理，形成有源柱，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段；于所述第二段和所述第三段的侧壁上形成栅氧化层；于所述栅氧化层上形成栅介质层，沿第一方向，所述栅介质层的长度小于所述栅氧化层的长度，所述栅介质层的顶面与所述第三段的顶面平齐。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述对所述硅柱进行预设处理，形成有源柱，包括：对所述硅柱进行氧化工艺处理，其中，以垂直于第一方向的平面为横截面，所述有源柱的横截面形状包括圆形。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述于所述基底上形成多个硅柱，包括：于所述基底内形成多个位线隔离沟槽，多个所述位线隔离沟槽沿第二方向间隔设置，相邻所述位线隔离沟槽之间的所述基底构成条状体；于所述基底内形成多个字线隔离沟槽，多个所述字线隔离沟槽沿第三方向间隔设置，以将所述条状体分隔成多个硅柱，其中，沿第一方向，所述字线隔离沟槽的深度小于所述位线隔离沟槽的深度。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：于所述位线隔离沟槽内形成第一隔离层，所述第一隔离层的顶面与所述字线隔离沟槽的底面平齐；于所述字线隔离沟槽内进行离子注入工艺，以在所述第一段的底面形成位线，其中，所述位线为多个，多个所述位线沿第二方向间隔设置。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：于所述基底内形成位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述于所述基底内形成位线隔离结构，包括：于所述第一隔离层的顶面和所述字线隔离沟槽内形成第二初始隔离层；沿第一方向，去除部分所述第二初始隔离层，被保留下来的所述第二初始隔离层形成第二隔离层；其中，沿第一方向，位于位线隔离沟槽内的所述第一隔离层和所述第二隔离层形成位线隔离结构，所述第二隔离层的顶面与所述第一段和所述第二段的交界位置平齐。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述于所述第二段和所述第三段的侧壁上形成栅氧化层，包括：利用原子层沉积工艺于所述有源柱上形成初始栅氧化层，所述初始栅氧化层包裹住所述第二段的侧壁、以及所述第三段的侧壁和顶面；
去除部分所述初始栅氧化层，暴露所述第二隔离层的顶面，被保留下来的所述初始栅氧化层形成栅氧化层。8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述第二隔离层的顶面与所述栅氧化层的侧壁之间形成填充区；所述于所述栅氧化层上形成栅介质层，包括：于所述填充区内形成第一初始字线；去除部分所述第一初始位线，被保留下来的所述第一初始字线形成第一字线，其中，所述第一字线的顶面与所述第二段的预设位置平齐，所述第一字线与与其相邻的所述栅氧化层之间形成第一沟槽；去除位于所述第三段顶面上的所述栅氧化层；于所述第一沟槽的侧壁上形成栅介质层。9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述第一字线的顶面和所述栅介质层的侧壁之间形成第二沟槽；所述半导体结构的制作方法还包括：于所述第二沟槽内形成第二初始字线；去除部分所述第二初始字线，被保留下来的所述第二初始位线形成第二字线，其中，所述第二字线的顶面与所述第二段和所述第三段的交界位置平齐，所述第一字线和所述第二字线形成初始字线结构。10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述...

【专利技术属性】
技术研发人员：肖德元，余泳，邵光速，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：