半导体器件及其制备方法、三维存储器及存储系统技术方案

本发明专利技术实施例公开了一种半导体器件及其制备方法、三维存储器及存储系统。其包括：在衬底中形成间隔设置的高压阱区和低压阱区；对应高压阱区形成第一栅极氧化层和对应低压阱区形成第二栅极氧化层于衬底上；分别形成第一栅极和第二栅极于第一栅极氧化层和第二栅极氧化层上；分别形成第一介质部和第二介质部于第一栅极上表面和第二栅极上表面；形成位于第一栅极两侧的第一开孔和第二开孔于第一栅极氧化层中，或形成第一开孔和第二开孔于第一栅极氧化层中、形成第三开孔于第一介质部中以及形成第四开孔于第二介质部中；对应第一开孔和第二开孔形成第一金属接触结构于衬底中。本发明专利技术实施例不需要额外新增SAB制程，可以简化工艺工序，降低工艺成本。降低工艺成本。降低工艺成本。

【技术实现步骤摘要】
半导体器件及其制备方法、三维存储器及存储系统


[0001]本专利技术实施例总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法、三维存储器及存储系统。

技术介绍

[0002]在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,COMS)中同时存在低压金属氧化物半导体晶体管(Low Voltage Metal Oxide Semiconductor,LVMOS)和高压金属氧化物半导体晶体管(How Voltage Metal Oxide Semiconductor,HVMOS)。
[0003]目前，在制程中，COMS器件包括衬底、形成衬底上的栅极氧化层以及形成于栅极氧化层上的高压栅极与低压栅极，其中，由于形成高压栅极的掺杂结构的离子注入的能量较大，且栅极氧化层对应高压栅极的厚度大于栅极氧化层对应低压栅极的厚度，因此，在形成高压栅极对应的掺杂结构时，需要对栅极氧化层对应高压栅极的部分进行图案化处理，并在后续形成金属硅化物的过程中，为了选择性保护不需要形成金属硅化物的区域，还需要在衬底上形成一自对准阻挡层(SalicideBlock，SAB)，并需要对应的光罩形成开孔结构，然后对应开孔结构形成金属硅化物，以降低接触阻抗。
[0004]承上，对于存储器而言，由于HVMOS与LVMOS对于电压的不同需求，进而在制程上，需要多道工艺流程才能对应高压栅极和低压栅极在衬底中形成金属硅化物，使得工艺流程更加复杂，且增加了工艺时间，提高了工艺成本。

技术实现思路

[0005]本专利技术实施例的提供一种半导体器件及其制备方法、三维存储器及存储系统，能够整合半导体器件制备过程中的工艺流程，省去SAB制程，进而可以简化工艺工序，缩减工艺时间，降低工艺成本。
[0006]一方面，本专利技术实施例还提供一种半导体器件的制备方法，其包括：
[0007]提供衬底，所述衬底中形成有间隔设置的高压阱区和低压阱区；
[0008]形成第一栅极氧化层和第二栅极氧化层于所述衬底上，且所述第一栅极氧化层对应所述高压阱区，所述第二栅极氧化层对应所述低压阱区；
[0009]分别形成第一栅极和第二栅极于所述第一栅极氧化层和所述第二栅极氧化层上；
[0010]分别形成第一介质部和第二介质部于所述第一栅极远离所述第一栅极氧化层的表面和所述第二栅极远离所述第二栅极氧化层的表面；
[0011]形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第四开孔于所述第二介质部中，且所述第一开孔与所述第二开孔分别位于所述第一栅极的两侧；以及
[0012]形成金属接触层，所述金属接触层包括形成于所述第一开孔与所述第二开孔中的第一金属接触结构、形成于所述第三开孔中的第三金属接触结构以及形成于所述第四开孔
中的第四金属接触结构。
[0013]进一步地，所述分别形成第一介质部和第二介质部于所述第一栅极远离所述第一栅极氧化层的表面和所述第二栅极远离所述第二栅极氧化层的表面的步骤，包括：
[0014]形成层叠的氧化层、氮化层覆盖于所述衬底、所述第一栅极以及所述第二栅极上；
[0015]对所述氧化层、所述氮化层进行处理，以形成位于所述第一栅极侧壁的第一侧墙和位于所述第一栅极远离所述第一栅极氧化层的表面的所述第一介质部，以及形成位于所述第二栅极侧壁的第二侧墙和位于所述第二栅极远离所述第二栅极氧化层的表面的所述第二介质部。
[0016]进一步地，所述第一侧墙与所述第二侧墙皆包括层叠的所述氧化层与所述氮化层。
[0017]进一步地，所述第一介质部与所述第二介质部皆只包括所述氧化层。
[0018]进一步地，所述第一开孔与所述第二开孔的侧壁皆呈推拔状远离所述衬底。
[0019]进一步地，所述形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第四开孔于所述第二介质部中包括：
[0020]去除部分所述第一介质部以及部分所述第二介质部，以形成所述第三开孔以及所述第四开孔。
[0021]进一步地，所述形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第四开孔于所述第二介质部中包括：
[0022]去除全部所述第一介质部以及全部所述第二介质部，以形成所述第三开孔以及所述第四开孔。
[0023]进一步地，所述形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第四开孔于所述第二介质部中的步骤之后，还包括：
[0024]对应所述第一开孔、所述第二开孔以及所述第二栅极两侧对所述衬底进行掺杂处理，以形成位于所述第一栅极两侧的第一掺杂区以及位于所述第二栅极两侧的第二掺杂区。
[0025]进一步地，所述形成金属接触层的步骤，包括：
[0026]形成金属层覆盖于所述衬底、所述第一栅极以及所述第二栅极上；
[0027]去除所述金属层以形成所述金属接触层，且所述金属接触层包括对应所述第一开孔与所述第二开孔形成于所述衬底中的所述第一金属接触结构、对应所述第二栅极两侧形成于所述衬底中的第二金属接触结构、对应所述第三开孔形成于所述第一栅极中的所述第三金属接触结构、以及对应所述第四开孔形成于所述第二栅极中的所述第四金属接触结构。
[0028]进一步地，所述第一金属接触结构在所述衬底上的正投影位于所述第一掺杂区的覆盖范围以内，所述第二金属接触结构在所述衬底上的正投影位于所述第二掺杂区的覆盖范围以内。
[0029]进一步地，所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。
[0030]进一步地，所述第一介质部的厚度、所述第二介质部的厚度皆等于所述第一栅极氧化层的厚度。
[0031]另一方面，本专利技术实施例提供一种半导体器件的制备方法，其包括：
[0032]提供衬底，所述衬底中形成有间隔设置的高压阱区和低压阱区；
[0033]形成第一栅极氧化层和第二栅极氧化层于所述衬底上，且所述第一栅极氧化层对应所述高压阱区，所述第二栅极氧化层对应所述低压阱区；
[0034]分别形成第一栅极和第二栅极于所述第一栅极氧化层和所述第二栅极氧化层上；
[0035]分别形成第一介质部和第二介质部于所述第一栅极远离所述第一栅极氧化层的表面和所述第二栅极远离所述第二栅极氧化层的表面；
[0036]形成第一开孔和第二开孔于所述第一栅极氧化层中，且所述第一开孔与所述第二开孔分别位于所述第一栅极的两侧；以及
[0037]形成金属接触层，且所述金属接触层包括第一金属接触结构，所述第一金属接触结构形成于所述衬底中，并对应所述第一开孔与所述第二开孔，其中，在形成所述金属接触层的过程中，所述第一介质部与所述第二介质部分别作为所述第一栅极与所述第二栅极的阻挡层。
[0038]进一步地，所述分别形成第一介质部和第二介本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底中形成有间隔设置的高压阱区和低压阱区；形成第一栅极氧化层和第二栅极氧化层于所述衬底上，且所述第一栅极氧化层对应所述高压阱区，所述第二栅极氧化层对应所述低压阱区；分别形成第一栅极和第二栅极于所述第一栅极氧化层和所述第二栅极氧化层上；分别形成第一介质部和第二介质部于所述第一栅极远离所述第一栅极氧化层的表面和所述第二栅极远离所述第二栅极氧化层的表面；形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第四开孔于所述第二介质部中，且所述第一开孔与所述第二开孔分别位于所述第一栅极的两侧；以及形成金属接触层，所述金属接触层包括形成于所述第一开孔与所述第二开孔中的第一金属接触结构、形成于所述第三开孔中的第三金属接触结构以及形成于所述第四开孔中的第四金属接触结构。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述分别形成第一介质部和第二介质部于所述第一栅极远离所述第一栅极氧化层的表面和所述第二栅极远离所述第二栅极氧化层的表面的步骤，包括：形成层叠的氧化层、氮化层覆盖于所述衬底、所述第一栅极以及所述第二栅极上；对所述氧化层、所述氮化层进行处理，以形成位于所述第一栅极侧壁的第一侧墙和位于所述第一栅极远离所述第一栅极氧化层的表面的所述第一介质部，以及形成位于所述第二栅极侧壁的第二侧墙和位于所述第二栅极远离所述第二栅极氧化层的表面的所述第二介质部。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述第一侧墙与所述第二侧墙皆包括层叠的所述氧化层与所述氮化层。4.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述第一介质部与所述第二介质部皆只包括所述氧化层。5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一开孔与所述第二开孔的侧壁皆呈推拔状远离所述衬底。6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第四开孔于所述第二介质部中包括：去除部分所述第一介质部以及部分所述第二介质部，以形成所述第三开孔以及所述第四开孔。7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第四开孔于所述第二介质部中包括：去除全部所述第一介质部以及全部所述第二介质部，以形成所述第三开孔以及所述第四开孔。8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述形成所述第一开孔和所述第二开孔于所述第一栅极氧化层中、形成第三开孔于所述第一介质部中以及形成第
四开孔于所述第二介质部中的步骤之后，还包括：对应所述第一开孔、所述第二开孔以及所述第二栅极两侧对所述衬底进行掺杂处理，以形成位于所述第一栅极两侧的第一掺杂区以及位于所述第二栅极两侧的第二掺杂区。9.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述形成金属接触层的步骤，包括：形成金属层覆盖于所述衬底、所述第一栅极以及所述第二栅极上；去除所述金属层以形成所述金属接触层，且所述金属接触层包括对应所述第一开孔与所述第二开孔形成于所述衬底中的所述第一金属接触结构、对应所述第二栅极两侧形成于所述衬底中的第二金属接触结构、对应所述第三开孔形成于所述第一栅极中的所述第三金属接触结构、以及对应所述第四开孔形成于所述第二栅极中的所述第四金属接触结构。10.根据权利要求9所述的半导体器件的制备方法，其特征在于，所述第一金属接触结构在所述衬底上的正投影位于所述第一掺杂区的覆盖范围以内，所述第二金属接触结构在所述衬底上的正投影位于所述第二掺杂区的覆盖范围以内。11.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。12.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一介质部的厚度、所述第二介质部的厚度皆等于所述第一栅极氧化层的厚度。13.一种半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底中形成有间隔设置的高压阱区和低压阱区；形成第一栅极氧化层和第二栅极氧化层于所述衬底上，且所述第一栅极氧化层对应所述高压阱区，所述第二栅极氧化层对应所述低压阱区；分别形成第一栅极和第二栅极于所述第一栅极氧化层和所述第二栅极氧化层上；分别形成第一介质部和第二介质部于所述第一栅极远离所述第一栅极氧化层的表面和所述第二栅极远离所述第二栅极氧化层的表面；形成第一开孔和第二开孔于所述第一栅极氧化层中，且所述第一开孔与所述第二开孔分别位于所述第一栅极的两侧；以及形成金属接触层，且所述金属接触层包括第一金属接触结构，所述第一金属接触结构形成于所述衬底中，并对应所述第一开孔与所述第二开孔，其中，在形成所述金属接触层的过程中，所述第一介质部与所述第二介质部分别作为所述第一栅极与所述...

【专利技术属性】
技术研发人员：黄腾，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：