半导体器件及其形成方法技术

结构具有位于衬底上方并且邻近介电部件的半导体层的堆叠件。形成包裹每层和介电部件的栅极电介质。在栅极电介质和介电部件上方沉积第一栅电极材料的第一层。介电部件上的第一层凹进至介电部件的顶面下方第一高度。在第一层上方沉积第一栅电极材料的第二层。去除衬底的第一区域中的第一栅电极材料以暴露栅极电介质的位于第一区域中的部分，而保留衬底的第二区域中的第一栅电极材料。在栅极电介质的暴露部分上方和第一栅电极材料的剩余部分上方沉积第二栅电极材料。本申请的实施例还涉及半导体器件及其形成方法。导体器件及其形成方法。导体器件及其形成方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]电子工业对更小且更快的电子器件的需求日益增长，这些电子器件同时能够支持更多日益复杂和精密的功能。为了满足这些需求，集成电路(IC)工业中存在制造低成本、高性能和低功耗IC的持续趋势。迄今为止，这些目标已经在很大程度上通过减小IC尺寸(例如，最小IC部件尺寸)来实现，从而提高生产效率并且降低相关成本。但是，这种缩放也增加了IC制造工艺的复杂性。因此，实现IC器件及其性能的持续进步需要IC制造工艺和技术中的类似进步。
[0003]基于纳米片的器件(有时也称为全环栅器件、多桥沟道器件等)由于其更好的栅极控制能力、更低的漏电流以及与FinFET器件布局的完全兼容性，是将CMOS推向技术路线的下一阶段的有前途的候选器件。基于纳米片的器件的制造需要多次迭代蚀刻和沉积。随着相反导电性的晶体管之间的间隔变得越来越小，在不损坏相邻部件的情况下实现这种重复蚀刻操作变得越来越具有挑战性。这种挑战可能导致性能或可靠性的下降。因此，虽然现有半导体器件(特别是多栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：提供结构，所述结构具有衬底和位于所述衬底的表面上方并且邻近介电部件的半导体层的堆叠件，所述半导体层的每个在所述相应堆叠件内彼此垂直间隔开；形成包裹所述半导体层和所述介电部件的每个的栅极介电层；在所述栅极介电层上方和所述介电部件上方沉积所述第一栅电极材料的第一层；使所述介电部件上的所述第一栅电极材料的所述第一层凹进至所述介电部件的顶面下方第一高度；在所述第一栅电极材料的所述第一层上方沉积所述第一栅电极材料的第二层；去除所述衬底的第一区域中的所述第一栅电极材料以暴露所述栅极介电层的位于所述第一区域中的部分而不去除所述衬底的第二区域中的所述第一栅电极材料；以及在所述栅极介电层的暴露部分上方和所述第一栅电极材料的剩余部分上沉积第二栅电极材料。2.根据权利要求1所述的方法，其中，所述第一区域是n型器件区域，所述第二区域是p型器件区域。3.根据权利要求1所述的方法，还包括：在所述第二栅电极材料上方形成覆盖层，其中，所述覆盖层的形成封闭所述介电部件和所述半导体层之间的气隙。4.根据权利要求1所述的方法，其中，沉积所述第一层包括在相邻半导体层上形成所述第一层的相对表面，所述相对表面彼此间隔开第一距离，以及其中，沉积所述第二层包括沉积具有等于或大于所述第一距离的厚度的第二层。5.根据权利要求1所述的方法，其中，沉积所述第一层包括在所述介电部件上形成所述第一层的第一侧面以及在所述半导体层中的一个的侧壁上形成所述第一层的第二侧面，所述第二侧面面向所述第一侧面，以及其中，沉积所述第二层包括形成在所述第一侧面和所述第二侧面之间合并的所述第二层。6.根据权利要求1所述的方法，其中，沉积所述第二层包括在所述介电部件上方进行沉积，所述方法还包括在沉积所述第二层之后，使所述第二层凹进以暴露所述介电部件的侧壁表面。7.根据权利要求1所述的方法，其中，沉积所述第二栅电极材料包括在所述第一区域中沉积所述第二栅电极材料的包裹所述半导体...

【专利技术属性】
技术研发人员：徐崇威，江国诚，黄懋霖，朱龙琨，余佳霓，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：