可以提供一种存储器装置，其包括具有多个存储器单元的存储器单元区域和包括被配置为控制存储器单元的外围电路的外围电路区域，外围电路通过位线、字线和选择线中的至少一部分连接到存储器单元。外围电路可以包括被配置为响应于控制逻辑的控制数据输出至少一个参考电压的参考电压发生器。参考电压发生器可以包括第一电阻器链、第二电阻器链和多个解码器，第一电阻器链包括在第一电源节点和第二电源节点之间串联连接的第一电阻器，第二电阻器链包括在第一电源节点和第二电源节点之间串联连接的第二电阻器，多个解码器连接到第一电阻器链和第二电阻器链。器链和第二电阻器链。器链和第二电阻器链。
【技术实现步骤摘要】
电压发生器和包括电压发生器的存储器装置
[0001]相关申请的交叉引用
[0002]本申请要求于2020年9月1日在韩国知识产权局提交的韩国专利申请NO.10
‑
2020
‑
0111051的优先权的权益，其公开内容通过引用全部并入本文。
[0003]本公开的一些示例实施例涉及电压发生器和/或包括电压发生器的存储器装置。
技术介绍
[0004]存储器装置可提供写入数据和擦除数据或读取写入的数据的功能。存储器装置可以包括电压发生器，其用于使用从外部源接收的电力来产生诸如编程、读取和删除的操作所需的电压。已经提议了各种方法来减小电压发生器所占用的电路面积、降低功耗和改善噪声特性。
技术实现思路
[0005]本公开的一些示例实施例提供了具有减小的电路面积、降低的功耗和改进的噪声特性的电压发生器，和/或包括该电压发生器的存储器装置。
[0006]根据本公开的示例实施例，一种存储器装置可以包括：存储器单元区域，其具有多个存储器单元；以及外围电路区域，其包括被配置为控制所述存储器单元的外围电路，所述外围电路通过位线、字线和选择线中的至少一部分连接到所述存储器单元，其中，所述外围电路包括通过所述字线和所述选择线连接到所述存储器单元的行解码器、通过所述位线连接到所述存储器单元的页缓冲器、被配置为控制所述行解码器和所述页缓冲器的控制逻辑、以及被配置为响应于所述控制逻辑的控制数据而输出至少一个参考电压的参考电压发生器，并且其中，所述参考电压发生器包括第一电阻器链、第二电阻器链、和多个解码器，所述第一电阻器链包括在第一电源节点和第二电源节点之间串联连接的第一电阻器，所述第二电阻器链包括在所述第一电源节点和所述第二电源节点之间串联连接的第二电阻器，所述多个解码器连接到所述第一电阻器链和所述第二电阻器链。
[0007]根据本公开的示例实施例，一种电压发生器可以包括：带隙参考电路，其被配置为产生偏置电压；低压差(LDO)稳压器，其被配置为基于所述偏置电压产生第一电源电压和第二电源电压；以及参考电压发生器，其包括第一电阻器链、第二电阻器链、和多个解码器，所述第一电阻器链包括连接在所述第一电源电压和所述第二电源电压之间的第一电阻器，所述第二电阻器链包括连接在所述第一电源电压和所述第二电源电压之间的第二电阻器，所述多个解码器连接到所述第一电阻器链和所述第二电阻器链中的至少一个并且被配置为输出参考电压，其中，所述参考电压发生器被配置为使得，在待机模式中，第一待机电流在所述第一电阻器链中流动，并且低于所述第一待机电流的第二待机电流在所述第二电阻器链中流动，并且在激活模式中，第一操作电流在所述第一电阻器链中流动，并且大于所述第一操作电流的第二操作电流在所述第二电阻器链中流动。
[0008]根据本公开的示例实施例，一种存储器装置可以包括：存储器单元区域，其具有第一焊盘；以及外围电路区域，其具有第二焊盘，并且通过在第一方向上耦接所述第一焊盘和所述第二焊盘而连接到所述存储器单元区域，其中，所述外围电路区域还包括通过字线和选择线连接到所述存储器单元区域中的存储器单元的行解码器、通过位线连接到所述存储器单元的页缓冲器、被配置为控制所述行解码器和所述页缓冲器的控制逻辑、以及被配置为响应于所述控制逻辑的控制命令而输出参考电压的电压发生器，其中，所述电压发生器包括第一电阻器链、第二电阻器链、和多个解码器，所述第一电阻器链具有彼此串联连接的第一电阻器和第一电源开关，所述第二电阻器链具有彼此串联连接的第二电阻器和第二电源开关，所述多个解码器连接到所述第一电阻器之间的第一中间节点和所述第二电阻器之间的第二中间节点，并且其中，所述多个解码器彼此并联连接并且被配置为同时输出彼此不同的参考电压。
附图说明
[0009]根据以下结合附图的详细描述，将更清楚地理解本公开的上述和其它方面、特征和优点，在附图中：
[0010]图1和图2是示出根据本公开的示例实施例的存储器装置的图；
[0011]图3是示出根据本公开的示例实施例的电压发生器的图；
[0012]图4至图6是示出根据本公开的示例实施例的电压发生器的操作的图；
[0013]图7至图9是示出根据本公开的示例实施例的电压发生器的操作的图；
[0014]图10和图11是示出根据本公开的示例实施例的电压发生器的图；
[0015]图12至图16是示出根据本公开的一些示例实施例的电压发生器的图；
[0016]图17至图20是示出根据本公开的示例实施例的电压发生器的操作的图；以及
[0017]图21至图23是示出根据本公开的一些示例实施例的存储器装置的图。
具体实施方式
[0018]在下文中，将参照附图对本公开的一些示例实施例进行如下描述。
[0019]图1和图2是示出根据示例实施例的存储器装置的图。
[0020]参照图1，存储器装置10可以包括存储器区域20和外围电路30。外围电路30可以包括电压发生器31、行解码器32、页缓冲器33、输入/输出电路34和控制逻辑35。
[0021]存储器区域20可以包括多个存储器单元，并且可以被划分为多个块BLK1至BLKn。多个存储器单元可以通过串选择线SSL、字线WL和接地选择线GSL连接到行解码器32，并且可以通过位线BL连接到页缓冲器33。例如，在块BLK1至BLKn中的每一个中，设置在距衬底相同的水平高度上的多个存储器单元可以连接到相同的字线WL，并且设置在从与衬底的上表面平行的平面起相同的位置中的多个存储器单元可以提供共享单个沟道区域的存储器单元串。另外，块BLK1至BLKn中的每一个中包括的存储器单元串的一部分可以连接到相同的位线BL。
[0022]行解码器32可以对从控制逻辑35接收的地址数据ADDR等进行解码，并且可以向字线WL和串选择线SSL以及接地选择线GSL输入存储器装置10的操作所期望的或所需的电压。例如，行解码器32可以响应于控制逻辑35的控制而将由电压发生器31产生的字线电压输入
到字线WL。例如，行解码器32可以通过通过晶体管(pass transistor)连接到字线WL，并且当通过晶体管导通时，可以将字线电压输入到字线WL。
[0023]电压发生器31可产生存储器装置10的操作所期望的或所需的电压。作为示例，电压发生器31可包括参考电压发生器，其用于使用从外部主机接收的电力来产生参考电压。参考电压发生器可以输出具有不同电平的多个参考电压，并且可以使用参考电压来执行存储器装置10的编程操作、读取操作和擦除操作。因此，为了改善存储器装置10的操作性能，电压发生器31可能需要稳定地输出参考电压。
[0024]在示例实施例中，参考电压发生器可以包括包含多个电阻器的电阻器链，以及连接到电阻器链中包括的电阻器之间的节点的解码器。解码器可以包括多个开关，并且可以根据开关的接通和断开来确定由解码器输出的参考电压的电平。如上所述，存储器装置10的操作可能期望或需要具有不同电平的多个参考本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器装置，包括：存储器单元区域，其具有多个存储器单元；以及外围电路区域，其包括被配置为控制所述多个存储器单元的外围电路，所述外围电路通过位线、字线和选择线中的至少一者连接到所述多个存储器单元，其中，所述外围电路包括通过所述字线和所述选择线连接到所述多个存储器单元的行解码器、通过所述位线连接到所述多个存储器单元的页缓冲器、被配置为控制所述行解码器和所述页缓冲器的控制逻辑、以及被配置为响应于所述控制逻辑的控制数据而输出至少一个参考电压的参考电压发生器，并且其中，所述参考电压发生器包括第一电阻器链、第二电阻器链、和多个解码器，所述第一电阻器链包括在第一电源节点和第二电源节点之间串联连接的第一电阻器，所述第二电阻器链包括在所述第一电源节点和所述第二电源节点之间串联连接的第二电阻器，所述多个解码器连接到所述第一电阻器链和所述第二电阻器链。2.根据权利要求1所述的存储器装置，其中，所述第一电阻器中的每一个的电阻值等于或大于所述第二电阻器中的每一个的电阻值。3.根据权利要求1所述的存储器装置，其中，所述第一电阻器链包括连接在所述第一电阻器和所述第二电源节点之间的第一电源开关，以及其中，所述第二电阻器链包括连接在所述第二电阻器和所述第二电源节点之间的第二电源开关。4.根据权利要求3所述的存储器装置，其中，所述第一电源开关接通的时间长于所述第二电源开关接通的时间。5.根据权利要求4所述的存储器装置，其中，当所述外围电路区域在待机模式中操作时，所述第一电源开关接通并且所述第二电源开关断开。6.根据权利要求1所述的存储器装置，其中，所述第一电阻器链包括所述第一电阻器之间的第一中间节点，其中，所述第二电阻器链包括所述第二电阻器之间的第二中间节点，并且其中，所述第一中间节点通过连接线连接到所述第二中间节点。7.根据权利要求6所述的存储器装置，其中，所述第二中间节点包括通过连接开关连接到所述第二电阻器的至少一部分的开关节点、以及直接连接到所述第二电阻器的另一部分的连接节点，并且其中，所述连接线的一部分将所述第一中间节点的一部分连接到所述开关节点。8.根据权利要求7所述的存储器装置，其中，所述第一中间节点的数量与所述第二中间节点的数量相同。9.根据权利要求7所述的存储器装置，其中，在所述第二电阻器链中，所述连接节点和所述开关节点交替设置。10.根据权利要求7所述的存储器装置，其中，在所述第二电阻器链中，所述连接节点的数量大于所述开关节点的数量。11.根据权利要求7所述的存储器装置，其中，所述控制逻辑被配置为在待机模式中断开所述连接开关并且在激活模式中接通所述连接开关。
12.根据权利要求1所述的存储器装置，还包括：开关控制器，其被配置为控制所述多个解码器中的每一个中包括的多个开关，其中，所述控制数据是N位的数据，其中N是等于或大于2的自然数，并且其中，所述开关控制器包括第一开关控制器和第二开关控制器，所述第一开关控制器被配置为响应于所述控制数据的n个低位来控制所述多个开关中的至少一部分，所述第二开关控制器被配置为响应于所述控制数据的m个高位来控制所述多个开关中的其余开关。13.根据权利要求12所述的存储器装置，其中，在所述多个开关中，由所述第一开关控制器控制的开关的数量大于由所述第二开关控制器控制的开关的数量。14.根...
【专利技术属性】
技术研发人员：比拉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。