NAND封装架构的重叠管芯堆叠制造技术

本申请涉及NAND封装架构的重叠管芯堆叠。一种半导体装置组件包含：衬底，其具有多个外部连接；半导体管芯的第一堆叠，其直接设置在所述衬底上的第一位置上方且电耦合到所述多个外部连接的第一子集；以及半导体管芯的第二堆叠，其直接设置在所述衬底上的第二位置上方且电耦合到所述多个外部连接的第二子集。所述第二堆叠中的所述半导体管芯的一部分与所述第一堆叠中的所述半导体管芯的一部分重叠。所述半导体装置组件进一步包含至少部分地包封所述衬底、所述第一堆叠以及所述第二堆叠的包封体。封体。封体。

【技术实现步骤摘要】
NAND封装架构的重叠管芯堆叠


[0001]本专利技术技术大体上涉及半导体封装，且更具体地涉及包含具有不对称高度的半导体管芯堆叠的半导体封装。

技术介绍

[0002]包含存储器芯片、微处理器芯片以及成像器芯片的封装式半导体管芯通常包含安装在衬底上且封入塑料保护盖或由导热封盖覆盖的一或多个半导体管芯。管芯可包含有源电路(例如，提供如存储器单元、处理器电路和/或成像器装置的功能特征)和/或无源电路(例如，电容器、电阻器等)以及电连接到电路的接合衬垫。接合衬垫可电连接到保护盖外部的端子，以允许管芯连接到更高层级电路。
[0003]为了减小管芯所占据的体积，但增加所产生的包封组件的容量，管芯制造商面临着越来越大的压力。为了满足这些需求，管芯制造商常常将多个管芯彼此上下堆叠以在安装管芯的电路板或其它元件上的有限表面积内提高装置的容量或性能。

技术实现思路

[0004]本申请的一个方面涉及一种半导体组件，其包括：衬底，其包含外部连接；半导体管芯的第一堆叠，其直接设置在衬底上的第一位置上方且具有第一高度，且第一堆叠电耦合到外部连接的第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体组件，其包括：衬底，其包含外部连接；半导体管芯的第一堆叠，其直接设置在所述衬底上的第一位置上方且具有第一高度，且所述第一堆叠电耦合到所述外部连接的第一子集；半导体管芯的第二堆叠，其直接设置在所述衬底上的第二位置上方且具有与所述第一高度不同的第二高度，且所述第二堆叠电耦合到所述外部连接的第二子集；以及包封体，其至少部分地包封所述衬底、所述第一堆叠以及所述第二堆叠。2.根据权利要求1所述的半导体组件，其中：所述第一堆叠包含所述第一堆叠中的最上部半导体管芯；所述第二堆叠包含所述第二堆叠中的最上部半导体管芯；以及所述第二堆叠中的所述最上部半导体管芯的至少一部分叠置在所述第一堆叠中的所述最上部半导体管芯的至少一部分之上。3.根据权利要求1所述的半导体组件，其进一步包括设置在所述第一堆叠或所述第二堆叠中的最下部半导体管芯下方的间隔物。4.根据权利要求3所述的半导体组件，其中所述间隔物是介电间隔物。5.根据权利要求3所述的半导体组件，其中所述间隔物是控制器管芯或逻辑管芯。6.根据权利要求1所述的半导体组件，其中：所述第一堆叠中的每个半导体管芯包含第一管芯厚度；以及所述第二堆叠中的每个半导体管芯包含与所述第一管芯厚度不同的第二管芯厚度。7.根据权利要求1所述的半导体组件，其进一步包括：第一管芯贴合膜，其设置在所述第一堆叠中的每个半导体管芯之间且具有第一管芯贴合膜厚度；以及第二管芯贴合膜，其设置在所述第二堆叠中的每个半导体管芯之间且具有与所述第一管芯贴合膜厚度不同的第二管芯贴合膜厚度。8.根据权利要求1所述的半导体组件，其进一步包括设置在所述衬底上所述第一堆叠与所述第二堆叠之间的控制器管芯。9.根据权利要求1所述的半导体组件，其中所述第一堆叠和所述第二堆叠包含相同数量的半导体管芯。10.根据权利要求1所述的半导体组件，其中：所述第一堆叠包含所述第一堆叠中的最下部半导体管芯和堆叠在所述第一堆叠中的所述最下部半导体管芯上方的至少一个上部半导体管芯；以及所述第一堆叠中的每个上部半导体管芯在第一方向上以第一偏移与直接位于下方的半导体管芯偏移。11.根据权利要求10所述的半导体组件，其中：所述第二堆叠包含所述第二堆叠中的最下部半导体管芯和堆叠在所述第二堆叠中的所述最下部半导体管芯上方的至少一个上部半导体管芯；以及所述第二堆叠中的每个上部半导体...

【专利技术属性】
技术研发人员：邰恩勇，赫姆，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：