存储器阵列中的存取线的减小的电阻率制造技术

本申请是针对存储器阵列中的存取线的减小的电阻率。第一金属层可形成于通孔上方，所述通孔配置成使存储器阵列的存取线与对应驱动器耦合。所述第一金属层可氧化，且随后第二金属层可形成于所述氧化的第一金属层上方。所述存储器装置的一或多个存取线可由所述第二金属层、所述氧化的第一金属层或两者形成。所述氧化的第一金属层或两者形成。所述氧化的第一金属层或两者形成。

【技术实现步骤摘要】
存储器阵列中的存取线的减小的电阻率
[0001]交叉引用
[0002]本专利申请主张2020年8月14日提交的名称为“存储器阵列中的存取线的减小电阻率(REDUCED RESISTIVITY FOR ACCESS LINES IN A MEMORY ARRAY)”的由魏 (Wei)等人所著的美国专利申请案第16/993,695号的优先权，所述美国专利申请案转让给本受让人，且以全文引用的方式明确地并入本文中。


[0003]本
是针对存储器阵列中的存取线的减小电阻率。

技术介绍

[0004]存储器装置广泛用于将信息存储在如计算机、无线通信装置、相机、数字显示器以及类似物的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程为常常由逻辑1或逻辑0标示的两个支持状态中的一个。在一些实例中，单个存储器单元可支持超过两个状态，可存储所述状态中的任一个。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器 (ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM (MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。

技术实现思路

[0006]描述一种方法。方法可包含形成延伸穿过存储器装置的一或多种材料的通孔。方法可包含在通孔上方形成第一金属层。方法可包含氧化第一金属层。方法可包含在氧化第一金属层之后，在第一金属层上方形成第二金属层，其中第二金属层用于存储器装置的一或多个存取线。
[0007]描述一种设备。设备可包含：存储器单元的集合，其与在第一方向上在设备内延伸的存取线耦合，存取线包括金属；通孔，其在第二方向上延伸穿过设备内的一或多种材料，第二方向不同于第一方向；和金属氧化物线，其在第一方向上在金属与通孔之间延伸。
[0008]描述一种设备。设备可包含：存取线，其用于存储器单元的集合，其中存取线包括在第一方向上在设备内延伸的金属线；通孔，其在不同于第一方向的第二方向上延伸；和驱动器，其用于存取线，其中：驱动器经由通孔与存取线耦合；且金属氧化物插入于金属线和通孔之间。
附图说明
[0009]图1示出根据如本文中所公开的实例的支持存储器阵列中的存取线的减小电阻率的存储器装置的实例。
[0010]图2示出根据如本文中所公开的实例的支持存储器阵列中的存取线的减小电阻率的存储器阵列的实例。
[0011]图3示出根据如本文中所公开的实例的支持存储器阵列中的存取线的减小电阻率的存储器结构的实例。
[0012]图4示出根据如本文中所公开的实例的支持存储器阵列中的存取线的减小电阻率的存储器结构的实例。
[0013]图5示出根据如本文中所公开的实例的支持存储器阵列中的存取线的减小电阻率的存储器结构的实例。
[0014]图6和7展示示出根据如本文中所公开的实例的支持存储器阵列中的存取线的减小电阻率的一或多种方法的流程图。
具体实施方式
[0015]存取(例如，读取或写入)存储器阵列中的存储器单元可包含将非零电压施加到与存储器单元耦合的一或多个存取线。在操作存储器阵列的过程中，电荷可在存储器阵列的寄生电容(例如，与存储器阵列的存取线相关联的寄生电容)内累积。在一些实例中，累积电荷可经由所存取存储器放电且引起电流“尖峰”(例如，经由存储器单元在相对短时期内的相对高电流放电)。举例来说，存储器单元可在存取时(例如，当存储器单元上的电压超出存储器单元的阈值电压时)变为导电，这可使得存储器阵列内的累积电荷经由所选存储器单元放电。电流尖峰可对存储器单元造成损害。举例来说，存储器单元可与存储器单元随着时间推移所经历的电流尖峰的数目和幅值成比例地劣化或耗尽。
[0016]在一些存储器阵列中，每一存取线可与对应驱动器耦合，所述对应驱动器可配置成在所要电压下对存取线加偏压。存取线可通过一或多个通孔(或其它互连件)与对应驱动器耦合，其中驱动器定位于存储器阵列外部(例如，下方)。至少在存取线或驱动器的上下文中，存储器单元与同存储器单元耦合的存取线的驱动器之间的电流路径的距离可称作存储器单元的电距离(ED)。
[0017]存取线与通孔连接之处附近的存储器单元可具有相对小ED且称作近存储器单元，且远离存取线与通孔连接之处的存储器单元可具有相对大ED且称作远存储器单元。在一些实例中，由于驱动器与存储器单元之间的相对高电阻，所以存取远存储器单元可需要相对大量的驱动电流。在其它实例中，由于存储器单元与沿着存取线的整个长度在寄生电容中积累的电荷之间的相对低电阻路径，所以近存储器单元可经历更严重(例如，更具破坏性)的电流尖峰。因此，优化存取线驱动器的驱动器电流、存取线的电阻率或存储器阵列物理或操作参数的其它方面可涉及与远存储器单元与近存储器单元之间的ED的差异相关的权衡。
[0018]如本文中所描述的技术和结构可减缓电流尖峰且减小存取线电阻率(且因此远存储器单元与近存储器单元之间的ED的差异)，以及可由本领域的普通技术人员所了解的其它益处。第一金属层可形成于一或多种材料的堆叠上方，其中通孔延伸穿过堆叠，且其中每一通孔可与相应驱动器耦合。因此，第一金属层可形成于通孔中的每一个的暴露上部表面
上方且与通孔中的每一个的暴露上部表面接触。第一金属层可形成为相对薄层(例如，作为薄片)。第一金属层可接着氧化。在一些情况下，可氧化整个深度的第一金属层。且在一些情况下，通孔可由金属形成，且通孔的上部部分也可变为氧化的。第二金属层可接着形成于氧化的第一金属层上方。第二金属层可厚于氧化的第一金属层。氧化的第一金属层和第二金属层可图案化以形成存取线的集合，每一存取线与对应通孔耦合且因此与对应驱动器耦合。
[0019]金属氧化物在氧化第一金属层(且还潜在地通孔的上部部分)的情况下可将电阻引入到用于存取线的驱动器与同存取线耦合的存储器单元之间的信号路径中，这可减小近存储器单元的电流尖峰。另外，在金属氧化物(例如，氧化第一金属层)上方形成第二金属层可引起第二金属层的减小电阻率，且因此引起所得存取线的减小电阻率。这可减少功率消耗且还减小近存储器单元与远存储器的ED的相对差异，这可支持存储器阵列的驱动器电流或存储器阵列或包含存储器阵列的装置或系统的其它操作或物理特征的改良或简化的优化。
[0020]首先在如参考图1和2所描述的装置和阵列的上下文中描述本公开的特征。在如参考图3到5描述的存储器结构的上下文中描述本公开的特征。本公开的这些和其它特征进一步由与如参考图6和7所描述的存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，其包括：形成延伸穿过存储器装置的一或多种材料的通孔；在所述通孔上方形成第一金属层；氧化所述第一金属层；和在氧化所述第一金属层之后，在所述第一金属层上方形成第二金属层，其中所述第二金属层用于所述存储器装置的一或多个存取线。2.根据权利要求1所述的方法，其进一步包括：在所述通孔上方形成所述第一金属层之后，氧化所述通孔的上部部分。3.根据权利要求2所述的方法，其中所述通孔的所述上部部分至少部分地基于在所述通孔的所述上部部分与所述第一金属层接触时将所述第一金属层暴露于氧气而氧化。4.根据权利要求1所述的方法，其中：所述第一金属层具有第一厚度；且所述第二金属层具有大于所述第一厚度的第二厚度。5.根据权利要求4所述的方法，其中所述第一金属层和所述第二金属层皆使用相同材料而形成。6.根据权利要求1所述的方法，其中：所述通孔与所述第一金属层接触；且所述第一金属层与所述第二金属层接触。7.根据权利要求1所述的方法，其中所述第一金属层用于所述存储器装置的所述一或多个存取线。8.根据权利要求1所述的方法，其中氧化所述第一金属层包括在一持续时间内将所述第一金属层暴露于氧气。9.根据权利要求1所述的方法，其中氧化所述第一金属层包括在一持续时间内将所述第一金属层暴露于包括氧气的等离子体。10.根据权利要求1所述的方法，其中形成所述第一金属层包括：经由物理气相沉积PVD工艺、化学气相沉积CVD工艺或其任何组合来沉积所述第一金属层。11.根据权利要求1所述的方法，其中形成所述第二金属层包括：经由物理气相沉积PVD工艺、化学气相沉积CVD工艺或其任何组合来沉积所述第二金属层。12.根据权利要求1所述的方法，其进一步包括：在形成所述第一金属层之前，去除所述通孔的氧化部分。13.根据权利要求1所述的方法，其中：形成所述第一金属层发生于真空中；氧化所述第一金属层发生于所述真空中；且形成所述第二金属层发生于所述...

【专利技术属性】
技术研发人员：韦磊，A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：