集成组合件和形成集成组合件的方法技术

本申请涉及集成组合件和形成集成组合件的方法。一些实施例包含一种集成组合件，所述集成组合件具有存储器阵列区域，所述存储器阵列区域包含延伸穿过交替的导电层和绝缘层的堆叠的沟道材料柱。第二区域邻近所述存储器阵列区域。导电扩展件位于所述存储器阵列区域内并且与所述沟道材料柱的沟道材料电耦接。面板跨所述存储器阵列区域和所述第二区域延伸。所述面板将一个存储器块区域与另一个存储器块区域分离。所述面板具有位于所述导电扩展件之上的第一部分并且具有邻近所述第一部分的第二部分。所述面板具有底部表面。所述底部表面的第一区段邻近所述导电扩展件的上表面。所述第二部分内的所述底部表面的区段相对于所述第一区段在高度上偏移。一些实施例包含形成集成组合件的方法。成组合件的方法。成组合件的方法。

【技术实现步骤摘要】
集成组合件和形成集成组合件的方法


[0001]本申请涉及集成组合件(例如，存储器装置；例如适合与NAND一起使用的装置)。 本申请进一步涉及形成集成组合件的方法。

技术介绍

[0002]存储器为电子系统提供数据存储。闪速存储器是一种类型的存储器，并且在现代计 算机和装置中具有许多用途。例如，现代个人计算机可以具有存储在闪速存储器芯片上 的BIOS。作为另一个实例，计算机和其它装置利用固态驱动器中的闪速存储器替代常 规的硬盘驱动器变得越来越普遍。作为又另一个实例，闪速存储器在无线电子装置中很 受欢迎，因为其使制造商能够在新通信协议变得标准化时对其进行支持，并能够提供远 程升级装置以增强特征的能力。
[0003]NAND可以是闪速存储器的基本架构，并且可以被配置成包括竖直堆叠的存储器晶 胞(存储器结构)。
[0004]在具体地描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是 有帮助的。图1示出了现有技术装置1000的框图，所述现有技术装置包含存储器阵列 1002，所述存储器阵列具有沿着存取线1004(例如，用于传导信号WL0到WLm的字线) 和第一数据线1006(例如，用于传导信号BL0到BLn的位线)的以行和列布置的多个存 储器晶胞1003。存取线1004和第一数据线1006可以用于向存储器晶胞1003传送信息 并从所述存储器晶胞传送信息。行解码器1007和列解码器1008对地址线1009上的地 址信号A0到AX进行解码，以确定存储器晶胞1003中的哪些存储器晶胞将被存取。读 出放大器电路1015操作以确定从存储器晶胞1003读取的信息的值。I/O电路1017在存 储器阵列1002与输入/输出(I/O)线1005之间传送信息值。I/O线1005上的信号DQ0到 DQN可以表示从存储器晶胞1003读取或写入到所述存储器晶胞的信息值。其它装置可 以通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018 用于控制将对存储器晶胞1003执行的存储器操作，并利用控制线1020上的信号。装置 1000可以分别在第一电源线1030和第二电源线1032上接收电源电压信号Vcc和Vss。 装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可以通过I/O 电路1017对信号CSEL1到CSELn做出响应，以选择第一数据线1006和第二数据线 1013上的信号，所述信号可以表示有待从存储器晶胞1003读取或有待编程到所述存储 器晶胞中的信息的值。列解码器1008可以基于地址线1009上的A0到AX地址信号选 择性地激活CSEL1到CSELn信号。选择电路1040可以选择第一数据线1006和第二数 据线1013上的信号，以在读取操作和编程操作期间提供存储器阵列1002与I/O电路 1017之间的通信。
[0005]图1的存储器阵列1002可以是NAND存储器阵列，并且图2示出了可以用于图1 的存储器阵列1002的三维NAND存储器装置200的示意图。装置200包括多串电荷存 储装置。在第一方向(Z
‑
Z')上，每串电荷存储装置可以包括例如彼此上下堆叠的三十二个 电荷存储装置，其中每个电荷存储装置对应于例如三十二分层(例如，分层0
‑
分层31)之 一。相应串的
电荷存储装置可以共享公共沟道区域，如形成于相应的半导体材料(例如， 多晶硅)柱中的公共沟道区域，电荷存储装置串绕所述半导体材料柱形成。在第二方向(X
‑ꢀ
X')上，例如所述多个串的十六个第一组中的每个第一组可以包括例如共享多条(例如， 三十二条)存取线(即，“全局控制栅极(CG)线”，也称为字线，WL)的八个串。存取线中的 每条存取线可以耦接分层内的电荷存储装置。当每个电荷存储装置包括能够存储两位信 息的晶胞时，由相同的存取线耦接(并且因此对应于相同的分层)的电荷存储装置可以被 逻辑分组为例如两页，如P0/P32、P1/P33、P2/P34等。在第三方向(Y
‑
Y')上，例如所述 多个串的八个第二组中的每个第二组可以包括由八条数据线中的对应的一条数据线耦 接的十六个串。存储器块的大小可以包括1,024页，并且总计约16MB(例如，16条WL
ꢀ×
32个分层
×
2位＝1,024页/块，块大小＝1,024页
×
16KB/页＝16MB)。串、分层、 存取线、数据线、第一组、第二组和/或页的数量可以大于或小于图2所示出的数量。
[0006]图3示出了图2的3D NAND存储器装置200的存储器块300在X
‑
X'方向上的横截 面视图，包含关于图2所描述的十六个第一组串之一中的十五个电荷存储装置串。存储 器块300中的所述多个串可以被分组为多个子集310、320、330(例如，图块列)，如图块 列
I
、图块列
j
和图块列
K
，其中每个子集(例如，图块列)包括存储器块300的“部分块
”ꢀ
(子块)。全局漏极侧选择栅极(SGD)线340可以耦接到所述多个串的SGD。例如，全局 SGD线340可以通过多个(例如，三个)子SGD驱动器332、334、336中的对应的子SGD 驱动器耦接到多个(例如，三个)子SGD线342、344、346，其中每个子SGD线对应于相 应的子集(例如，图块列)。子SGD驱动器332、334、336中的每一个可以独立于其它部 分块的那些子SGD驱动器而同时耦接或切断对应的部分块(例如，图块列)的串的SGD。 全局源极侧选择栅极(SGS)线360可以耦接到所述多个串的SGS。例如，全局SGS线360 可以通过多个子SGS驱动器322、324、326中的对应的子SGS驱动器耦接到多个子SGS 线362、364、366，其中每个子SGS线对应于相应的子集(例如，图块列)。子SGS驱动 器322、324、326中的每一个可以独立于其它部分块中的那些部分块而同时耦接或切断 对应的部分块(例如，图块列)的串的SGS。全局存取线(例如，全局CG线)350可以耦接 对应于所述多个串中的每个串的相应分层的电荷存储装置。每个全局CG线(例如，全局 CG线350)可以通过多个子串驱动器312、314和316中的对应的子串驱动器耦接到多个 子存取线(例如，子CG线)352、354、356。子串驱动器中的每个子串驱动器可以独立于 其它部分块和/或其它分层中的那些部分块和那些分层而同时耦接或切断对应于相应的 部分块和/或分层的电荷存储装置。对应于相应的子集(例如，部分块)和相应的分层的电 荷存储装置可以包括电荷存储装置的“部分分层”(例如，单个“图块”)。对应于相应的 子集(例如，部分块)的串可以耦接到子源极372、374和376中的对应的子源极(例如，
ꢀ“
图块源极”)，其中每个子源极耦接到相应的电源。
[0007]可替代地，参考图4的示意图示描述了NAND存储器装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成组合件，其包括：存储器阵列区域，所述存储器阵列区域包含延伸穿过交替的导电层和绝缘层的堆叠的沟道材料柱；第二区域，所述第二区域邻近所述存储器阵列区域；导电扩展件，所述导电扩展件位于所述存储器阵列区域内并且与所述沟道材料柱的沟道材料电耦接；面板，所述面板跨所述存储器阵列区域和所述第二区域延伸；所述面板将一个存储器块区域与另一个存储器块区域分离；所述面板具有由所述导电扩展件的区域支撑的第一部分并且具有邻近所述第一部分的第二部分；所述面板具有底部表面；所述底部表面的第一区域，所述第一区域邻近所述导电扩展件的上表面；以及所述底部表面的第二区域，所述第二区域位于所述第二部分内并且相对于所述底部表面的所述第一区域在高度上偏移。2.根据权利要求1所述的集成组合件，其中所述底部表面的所述第二区域位于所述底部表面的所述第一区域上方。3.根据权利要求1所述的集成组合件，其中所述底部表面的所述第二区域位于所述底部表面的所述第一区域下方。4.根据权利要求1所述的集成组合件，其中所述底部表面的所述第二区域直接抵靠所述第二区域内的支撑结构。5.根据权利要求4所述的集成组合件，其中所述支撑结构位于所述导电扩展件下方。6.根据权利要求4所述的集成组合件，其中所述支撑结构位于所述导电扩展件上方。7.根据权利要求4所述的集成组合件，其中所述面板包括二氧化硅；并且其中所述二氧化硅直接接触所述导电扩展件的上表面并且直接接触所述支撑结构的上表面。8.根据权利要求7所述的集成组合件，其中所述导电扩展件包括在金属硅化物之上的导电掺杂的半导体材料。9.根据权利要求7所述的集成组合件，其中所述导电扩展件包括在WSi之上的导电掺杂的硅，其中化学式指示主要成分而不是具体的化学计量。10.根据权利要求7所述的集成组合件，其中所述支撑结构包括的组合物与所述导电扩展件的组合物不同。11.根据权利要求7所述的集成组合件，其中所述支撑结构包括一或多种金属。12.根据权利要求7所述的集成组合件，其中所述支撑结构由一或多种金属组成。13.根据权利要求7所述的集成组合件，其中所述支撑结构由钨组成。14.根据权利要求1所述的集成组合件，其中导电块位于所述第二区域内、处于与所述导电扩展件的高度水平相同的高度水平；其中所述导电块与逻辑电路系统耦接；其中导电互连从所述导电块向上延伸；并且其中所述导电互连将所述存储器阵列的电路系统与所述逻辑电路系统耦接。15.根据权利要求14所述的集成组合件，其中所述存储器阵列的所述电路系统包括漏极侧选择栅极(SGD)装置。16.一种集成组合件，其包括：
存储器阵列区域，所述存储器阵列区域包含延伸穿过交替的导电层和绝缘层的堆叠的沟道材料柱；阶梯区域，所述阶梯区域从所述存储器阵列区域偏移并且包括所述导电层的区域；互连区域，所述互连区域位于所述存储器阵列区域与所述阶梯区域之间；第一导电扩展件，所述第一导电扩展件位于所述存储器阵列区域内并且与所述沟道材料柱的沟道材料电耦接；第二导电扩展件，所述第二导电扩展件位于所述阶梯区域内、处于与所述第一导电扩展件的高度水平相同的高度水平；以及面板，所述面板跨所述存储器阵列区域、所述互连区域和所述阶梯区域延伸；所述面板将一个存储器块区域与另一个存储器块区域分离；所述面板具有由所述第一导电扩展件的区域支撑的第一部分、由所述第二导电扩展件的区域支撑的第三部分以及位于所述第一部分与所述第三部分之间的第二部分；所述第二部分具有底部表面，所述底部表面相对于所述第一部分和所述第三部分的底部表面在高度上偏移。17.根据权利要求16所述的集成组合件，其中所述第二部分的所述底部表面位于所述第一部分和所述第三部分的所述底部表面上方。18.根据权利要求16所述的集成组合件，其中所述第二部分的所述底部表面位于所述第一部分和所述第三部分的所述底部表面下方。19.根据权利要求16所述的集成组合件，其包括支撑结构，所述支撑结构从所述第一导电扩展件延伸到所述...

【专利技术属性】
技术研发人员：罗双强，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：