半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构及其制造方法，所述方法包括依序形成绝缘层及图案化掩膜层于基板上。图案化掩膜层具有开口，开口包括主体部以及位于主体部两端的两个延伸部。所述方法包括依序形成第一牺牲层、第二牺牲层及第三牺牲层于绝缘层上。第一牺牲层填入于开口的延伸部中，且在开口的主体部中定义出凹口。第二牺牲层形成于第一牺牲层所定义出的凹口中。第三牺牲层形成在位于延伸部中的第一牺牲层上。本发明专利技术实施例提供的半导体结构的制造方法能够改善半导体结构的良品率及可靠度，而不会明显增加工艺的复杂度及生产成本。显增加工艺的复杂度及生产成本。显增加工艺的复杂度及生产成本。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本专利技术是有关于一种半导体结构，且特别是有关于一种使用自对准双重图案化工艺的半导体结构的制造方法。

技术介绍

[0002]随着对微型化的需求日益增加，如何提高半导体元件的密度成为重要的课题。在半导体装置的工艺中，为了增加半导体元件的密度，可使用间隔物图案化工艺以及自对准双重图案化(self-aligned double patterning,SADP)工艺，以降低半导体元件的临界尺寸。
[0003]在现有的SADP工艺中，通常包括以下步骤：使用第一掩膜形成由心轴(mandrel)构成的第一图案；顺应性地形成间隔物材料覆盖心轴；移除心轴顶部的间隔物材料及心轴，以留下由间隔物材料所构成的第二图案；以第二图案为掩膜刻蚀下方的膜层；使用第二掩膜进行端切(end cut)步骤，以将多个环状的第二图案切割成多条平行线。
[0004]然而，在现有的SADP工艺中，至少需要使用两道掩膜，导致生产成本较高。再者，若第二掩膜与第二图案的对准发生偏差，则环状的第二图案的一端可能未被切除。如此一来，将无法形成预定数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：形成一绝缘层于一基板上；形成一图案化掩膜层于所述绝缘层上，其中所述图案化掩膜层具有一开口，其中所述开口包括：一主体部；以及两个延伸部，分别位于所述主体部的两端，其中各所述延伸部具有一第一宽度，且所述主体部具有大于所述第一宽度的一第二宽度；顺应性地形成一第一牺牲层于所述绝缘层及所述图案化掩膜层上，其中所述第一牺牲层填入于所述开口的所述延伸部中，且所述第一牺牲层在所述开口的所述主体部中定义出一凹口；形成一第二牺牲层于所述第一牺牲层所定义出的所述凹口中；以及形成一第三牺牲层于位于所述延伸部的所述第一牺牲层上，其中所述第一牺牲层与所述第二牺牲层由不同材料所形成，且所述第二牺牲层与所述第三牺牲层由不同材料所形成。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第二宽度相对于所述第一宽度的比率为1.5至4.0。3.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第二牺牲层包括：形成所述第二牺牲层于所述第一牺牲层上；及对所述第二牺牲层进行一第一回刻蚀工艺，以移除位于所述延伸部的所述第二牺牲层，且保留位于所述主体部的所述第二牺牲层。4.根据权利要求3所述的半导体结构的制造方法，其特征在于，更包括在所述第一回刻蚀工艺之后，进行一第二回刻蚀工艺，以移除部分的所述第一牺牲层，其中在所述第二回刻蚀工艺之后，在所述延伸部中，所述第一牺牲层的一顶表面与所述图案化掩膜层的一顶表面具有一第一距离D1，在所述主体部中，所述第一牺牲层的所述顶表面与所述图案化掩膜层的所述顶表面具有一第二距离D2，且所述第一距离D1相对于所述第二距离D2的比率D1/D2为1.1至4.0。5.根据权利要求4所述的半导体结构的制造方法，其特征在于，形成所述第三牺牲层包括：在所述第二回刻蚀工艺之后，形成所述第三牺牲层于所述第二牺牲层上；以及对所述第三牺牲层进行一第三回刻蚀工艺，以移除位于所述主体部的所述第三牺牲层的一部分，且保留位于所述延伸部的所述第三牺牲层，使所述第三牺牲层的顶表面低于所述图案化掩膜层的顶表面。6.根据权利要求1所述的半导体结构的制造方法，其特征在于，更包括：进行一第一刻蚀工艺，以所述第二牺牲层与所述第三牺牲层为掩膜移除所述第一牺牲层的一部分；以及进行一第二刻蚀工艺，以移除所述第三牺牲层，并且以所述第一牺牲层为掩膜移除位于所述主体部中的...

【专利技术属性】
技术研发人员：任楷，刘祥伯，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：