无氮介电防反射涂层和硬掩模制造技术

一种用于处理衬底的方法，其包括：沉积第一防反射层；并且通过一种工艺在所述第一防反射层上沉积第二防反射层，所述工艺包括：将一种处理气体引入处理腔中，所述处理气体中的化合物包括一种无氧硅烷基化合物以及一种含氧和碳的化合物 ；并且使所述处理气体反应，以在所述衬底上沉积无氮介电材料，其中所述无氮介电材料至少包括硅和氧。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】专利技术
技术介绍
领域本专利技术涉及集成电路的制造，并涉及一种用于在衬底上沉积介电层的工艺以及由该介电层所形成的结构。
技术介绍
在现代半导体器件的制造中，主要步骤之一便是通过气体的化学反应而在衬底上形成金属和介电层。这样的沉积工艺被称为化学气相沉积或CVD。传统的CVD工艺将反应气体供应到衬底表面，在衬底表面上发生热诱或增能化学反应，从而产生所期望的层。自从数十年前首次引入半导体器件以来，半导体器件几何结构在尺寸上已显著减小。其后，在一个芯片上所集成的器件数量每两年增加一倍。未来的工厂将会生产出几何结构更小的器件。为了进一步减小集成电路上器件的尺寸，该行业正采用具有低电阻率的导电材料和具有低介电常数(介电常数小于4.0)的绝缘体，以减少相邻金属线之间的电容耦合。这样一种低介电常数(低κ)材料包括硅、氧和碳，并且在镶嵌(damascene)部件的制造过程中可以作为介电材料沉积。一种具有低电阻率的导电材料是铜及其合金，它们已成为1/4微米以下互连技术的选择材料，因为铜的电阻率比铝低，(铜为1.7μΩ-cm，铝为3.1μΩ-cm)，并具有较高的电流容量和较高承载能力。这些特性对于支持在高集成度和加快的器件速率下所出现的较高的电流密度而言，是重要的。此外，铜具有期望的导热率并且可以获得高纯态的铜。遗憾的是，铜难以蚀刻，因而难以得到精确的图案。利用传统的用于形成互连的沉积和蚀刻工艺来蚀刻铜一直较少令人满意。因此，人们正在开发用于制造含有铜和低κ介电材料的互连的新方法。一种用于形成垂直和水平互连的方法利用了镶嵌或双重镶嵌的方法。在镶嵌方法中，对一种或多种介电材料，包括低κ介电材料，进行沉积和图案蚀刻，从而形成形成垂直互连(通孔)和水平互连(连线)。然后，将导电材料例如铜以及用于防止铜扩散到周围的低κ介电材料中的阻挡层材料嵌入被蚀刻的图案中。然后，将残留在衬底区域的位于被蚀刻图案外部的所有多余的铜和阻挡层材料去除掉。然而，低κ介电材料通常是多孔的，且因此而易于发生导电材料的层间扩散，这能够造成短路和器件失效。将某种介电阻挡层材料用于铜镶嵌结构中，从而减少或防止层间扩散。传统的介电阻挡层通常具有7或7以上的高介电常数。高κ介电材料与周围低κ介电材料的结合会导致介电叠层所具有的介电常数比期望的更高。此外，形成镶嵌结构需要利用光刻工艺。例如，在利用传统光刻技术的处理顺序中，一个能量敏感的抗蚀层形成于衬底上的一叠材料层之上。许多下部材料层是反射紫外光的。这些反射会使形成于能量敏感的抗蚀材料中的部件(例如连线和通孔)的尺寸失真。当将193nm的辐射和反射金属层一起使用时，这种失真是非常讨厌的。一种推荐用来使下部材料层的反射减至最小的技术使用了一种防反射涂层(ARC)。在抗蚀层图案化之前，在反射材料层之上形成该ARC。ARC在抗蚀层成像期间抑制了下部材料层的反射，从而在能量敏感的抗蚀层中提供了精确的图案复制。然而，传统的ARC材料含有氮，包括氮化硅和氮化钛。ARC层中的氮可以使光阻材料的成分发生化学改变。氮和光阻材料之间的化学反应被称为光阻毒化(photoresist poisoning)。发生改变的光阻材料可能不会像希望的那样被光刻图案化，且从而导致在光阻材料中所形成的部件不精确，或者在光阻图案化之后有过多的光阻材料残留物残留在衬底表面上，这两者均会对后续的处理例如蚀刻处理造成不利影响。例如，氮可以中和光阻材料与ARC界面附近的酸，从而导致残留物形成，即通常所说的“底脚(footing)”，这又会进一步导致在部件的底部和侧壁的界面处形成弯曲的或圆形的形状。此外，在传统抛光处理中，低κ材料在抛光和去除导电材料期间易受表面缺陷或部件变形的影响。一种限制或减少表面缺陷和变形的解决方案是，在低κ材料中图案化和蚀刻部件轮廓之前，先在暴露的低κ材料之上沉积一个硬掩模。硬掩模能够抵抗损坏和变形。硬掩模在后续材料沉积和平面化或材料去除处理期间还可保护下层低κ材料，从而减少缺陷形成和部件变形。同样，传统的硬掩模材料在抛光期间对氧化物或金属并不具有足够的选择性，这可导致硬掩模的过早去除，从而使下层材料暴露于该处理。暴露的低κ介电材料可能受到损坏，从而导致表面缺陷和部件变形。此外，硬掩模和ARC材料可在蚀刻了下层介电层之后作为该结构的一部分而存在，并对该结构的总介电常数起到贡献作用。传统硬掩模材料通常具有7或7以上的高介电常数，这样制成的介电叠层所具有的介电常数比期望的介电常数高。当前的硬掩模材料尚未满意地被制造成既是低κ材料，又具有足够的抛光选择性，以用于镶嵌制造中。由传统材料形成的硬掩模和ARC材料可呈现出多孔表面。这些小孔被称为针孔。针孔能够完全贯穿ARC层而形成，从而使沉积在ARC层上的光阻材料暴露于ARC层之下的材料，例如氮化硅。来自氮化硅或其他含氮材料中的氮可以穿过ARC层扩散，并使光阻材料的成分化学改变，从而导致光阻毒化。此外，随着器件尺寸缩小到0.13μm或以下，以及芯片制造商开始采用双重镶嵌工艺来获得更快和更高级别的特性，在光刻技术中出现了新的挑战。由于为了形成0.13μm或以下的部件，光刻图案化波长被降至193nm，因此人们正在开发新型光阻(PR)以与193nm波长的光刻技术一起使用。当前介电防反射涂层(例如SiOxNy)中的胺基(NH2)中和了193nm PR中的酸催化剂。由于PR中的被中和部分不能溶解在显影剂中，因此出现底脚。使用较短的193nm波长还会使衬底的反射增加，并加大了控制关键尺寸的变化(CD摇摆)的难度，而对于这种较短波长，有效的光刻处理要求衬底反射率低于1％。关于CD摇摆的控制，双重镶嵌处理面临其他的挑战。例如，A1的互连处理包括覆盖A1层的沉积、对A1进行图案化光刻处理，以及介电间隙的填充。A1层对深紫外光(DUV)波长的高反射率和吸收率使得任何DUV都不能透射过A1层。因此，A1层下面的各种结构对A1层之上的任何反射均无贡献。相反，对于双重镶嵌处理来说，类氧化物的低κ介电材料对图案化波长是透明的，以致衬底反射会依赖于下层结构而变化。此外，防反射层要求双重镶嵌的应用要与低κ金属层间介电材料(IMD)具有足够的层间粘合力。当前的防反射涂层材料和工艺还不能够令人满意地符合这些要求。因此，需要一种改进的工艺和材料，用于形成介电材料，这些介电材料适于作为防反射涂层或硬掩模，具有对镶嵌应用来说令人满意的蚀刻选择性。
技术实现思路
本专利技术的各个方面一般而言提供了一种沉积无氮介电层的方法，该无氮介电层系供作硬掩模或防反射涂层之用。一方面，本专利技术提供了一种处理衬底的方法，其包括将一种处理气体引入处理腔中，所述处理气体包括一种无氧硅烷基化合物以及一种含氧和碳的化合物；并且使所述处理气体反应，从而将无氮介电材料沉积在所述衬底上，其中所述无氮介电材料至少包括硅和氧。本专利技术的另一方面提供了一种处理衬底的方法，其包括在衬底表面上沉积至少一个介电层，在至少一个有机物或无机物层上形成一个硬掩模层，其中硬掩模层的沉积是通过包括如下步骤的工艺进行的使包括一种无氧硅烷基化合物以及一种含氧和碳的化合物的处理气体反应，从而将无氮介电材料沉积在衬底上，其中硬掩模层包括硅和氧，并且所具有的氧化物对硬掩模的选择性为约4∶1或更高，在硬掩模层的至少一个区本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：B·H·金，S·拉希，S·H·安，C·D·本切尔，Y·M·王，H·马萨德，M·D·塞尔维提，M·S·冯，K·B·郑，L·朱，
申请(专利权)人：应用材料有限公司，
类型：发明
国别省市：