降低高速信号电磁波辐射的集成电路及其工艺流程制造技术

本发明专利技术揭示了一种降低高速信号电磁波辐射的集成电路，包括第一和第二二极管、一限流电阻、并引出四个管脚，其中，第一管脚接负向箝位电压，且与第一二极管的正极相连；第二管脚接正向箝位电压，且与第二二极管的负极相连；第一二极管的负极和第二二极管的正极相连；第三管脚为输入管脚，与限流电阻的一端相连；限流电阻的另一端连接到第一二极管的负极以及第二二极管的正极；第四管脚为输出管脚，连接到限流电阻的一端、第一二极管的负极以及第二二极管的正极。本发明专利技术可有效的节省调适的时间，提高效率，其箝位电压是利用外围电路提供输入电压来设定，因此箝位电压是可以视所应用的信号之类型而改变，应用的范围较广泛。

【技术实现步骤摘要】

本专利技术涉及PCB技术，更具体地说，涉及一种降低高速信号电磁波辐射的集成电路。
技术介绍
由时钟产生器所产生的时钟信号，经过一定长度的PCB布线提供负载端使用。但由于PCB寄生电感、杂散电容效应以及布线阻抗不匹配等问题，产生时钟信号反射现象，造成信号过冲(Overshoot)的不良情况，这种过冲过大的时钟信号，经过时域转换为频域后具有较高的频谱电平，也是造成电磁波幅射的主因之一；而且时钟信号的速度越快情况越严重。以往的技术是利用串联阻尼电阻、并联旁路电容于时钟信号来调整时钟信号的波形，降低过冲的现象；但过大的电阻值会使时钟信号的直流准位过低、过大的电容值会使时钟信号的速度降低，过小的电阻与电容值又无法明显改善过冲的现象。反复的调整阻尼电阻值与旁路电容值的组合，可能无法得到改善，甚至可能影响信号品质。另一种调适方法，可利用终端技术加上PCB阻抗控制使时钟产生器的内部阻抗、时钟信号布线阻抗与负载端阻抗达到阻抗匹配的要求，降低因阻抗不匹配的信号反射现象所造成的过冲问题。但以目前PCB的工艺技术，对于PCB布线的阻抗控制公差值高于10％以上，而且是以1KHz的信号进行阻抗仿真；但实际的时钟信号可能高达33MHz、66MHz或100MHz以上，仿真值与实际值存在很大的误差。再则PCB布线中还存在寄生电感与杂散电容效应，时钟信号速度越快，寄生电感与杂散电容效应的影响越严重，这种现象往往使布线阻抗难以控制。于是，就需要一种新的能有效降低电磁波辐射的技术，可替代旧有的调适方法(阻尼电阻、旁路电容、阻抗控制)，而且不受目前PCB的工艺技术瓶颈所限制。
技术实现思路
本专利技术的目的是提出一种能有效且主动的改善时钟信号的过冲问题的技术，可替代旧有的调适方法(阻尼电阻、旁路电容、阻抗控制)，且具有较广的应用层面。根据本专利技术的一方面，提供一种降低高速信号电磁波辐射的集成电路，包括第一和第二二极管、一限流电阻、并引出四个管脚，其中，第一管脚接负向箝位电压，且与第一二极管的正极相连；第二管脚接正向箝位电压，且与第二二极管的负极相连；第一二极管的负极和第二二极管的正极相连；第三管脚为输入管脚，与限流电阻的一端相连；限流电阻的另一端连接到第一二极管的负极以及第二二极管的正极；第四管脚为输出管脚，连接到限流电阻的一端、第一二极管的负极以及第二二极管的正极。根据本专利技术的另一方面，提供一种降低高速信号电磁波辐射的集成电路，包括第一集成电路块和第二集成电路块，其中第一集成电路块包括第一和第二二极管、第一限流电阻、并引出四个管脚，其中，第一管脚接负向箝位电压，且与第一二极管的正极相连；第二管脚接正向箝位电压，且与第二二极管的负极相连；第一二极管的负极和第二二极管的正极相连；第三管脚为输入管脚，与第一限流电阻的一端相连；第一限流电阻的另一端连接到第一二极管的负极以及第二二极管的正极；第四管脚为输出管脚，连接到第一限流电阻的一端、第一二极管的负极以及第二二极管的正极；第二集成电路块包括第三和第四二极管、第二限流电阻、并引出四个管脚，其中，第五管脚接负向箝位电压，且与第三二极管的正极相连； 第六管脚接正向箝位电压，且与第四二极管的负极相连；第三二极管的负极和第四二极管的正极相连；第七管脚为输入管脚，与第二限流电阻的一端相连；第二限流电阻的另一端连接到第三二极管的负极以及第四二极管的正极；第八管脚为输出管脚，连接到第二限流电阻的一端、第三二极管的负极以及第四二极管的正极；其中，所述第一管脚、第五管脚、第一二极管的正极以及第三二极管的正极互相连接；而所述第二管脚、第六管脚、第三二极管的负极以及第四二极管的负极互相连接。根据本专利技术的又一方面，提供一种降低高速信号电磁波辐射的集成电路，其特征在于，包括数个集成电路块，其中每一个集成电路块包括第一和第二二极管、一限流电阻、并引出四个管脚，其中，第一管脚接负向箝位电压，且与第一二极管的正极相连；第二管脚接正向箝位电压，且与第二二极管的负极相连；第一二极管的负极和第二二极管的正极相连；第三管脚为输入管脚，与限流电阻的一端相连；限流电阻的另一端连接到第一二极管的负极以及第二二极管的正极；第四管脚为输出管脚，连接到限流电阻的一端、第一二极管的负极以及第二二极管的正极；其中，每一个集成电路块的第一管脚和第一二极管的正极互相连接；且每一个集成电路块的第二管脚和第三二极管的负极互相连接。提供本专利技术的还有一方面，提供一种降低高速信号电磁波辐射的集成电路的半导体工艺流程，其特征在于，所述集成电路包括第一和第二二极管、一限流电阻、并引出四个管脚，第一管脚与第一二极管的正极相连；第二管脚与第二二极管的负极相连；第一二极管的负极和第二二极管的正极相连；第三管脚与限流电阻的一端相连；限流电阻的另一端连接到第一二极管的负极以及第二二极管的正极；第四管脚连接到限流电阻的一端、第一二极管的负极以及第二二极管的正极，所述工艺流程包括在N型衬底上制作N阱和P阱；制作有源区；铺设多晶硅，多晶硅作为二极管以及电阻的电极；注入N离子和P离子，形成二极管的正极和负极；铺设介质层并制作用于和金属层相连的通孔；铺设金属层以实现各个器件之间的互连；铺设钝化层。采用上述的技术方案的本专利技术的元器件属于主动式有源元器件，可替代旧有繁琐的被动式反复调适方法(阻尼电阻、旁路电容、阻抗控制)，有效的节省了调适的时间，提高效率。此种元器件的箝位电压是利用外围电路提供输入电压来设定，因此箝位电压是可以视所应用的信号之类型而改变，应用的范围较广泛。此种元器件不仅是可应用在时钟产生器的外围电路，其它有过冲现象的信号也可以适用，诸如一般的数据传输信号皆可适用。根据本专利技术的一方面，此种元器件可以是利用半导体技术所制作出来的，反应速度可大幅提高，且不受目前PCB的工艺技术瓶颈所限制(极大的公差值、仿真的反应速度过低)。附图说明本专利技术的上述以及其它的特征、性质和优势将通过下述结合附图对实施例的详细说明而变得更加明显，在附图中相同的附图标记表示相同的特征，其中，图1A、1B和1C是说明本专利技术的电压箝位技术的原理图；图2A、2B是使用本专利技术技术的信号电磁波辐射波形图；图3是按照本专利技术的一个实施例的电路结构图；图4是按照本专利技术的另一个实施例的电路结构图；图5是按照本专利技术的半导体工艺流程的一实施例的示意图。具体实施例方式下面结合附图和实施例进一步说明本专利技术的技术方案本专利技术主要是利用二极管截止特性来达到电压箝位的功能。并可利用控制直流偏压(VB)来达到控制箝位电压的值。参考图1A、1B和1C所示的电路原理图。图1A是说明了一种正向箝位电压的电路原理图和经其箝位后的电压波形图。其中Vin是输入波形，Vout是输出波形，VD是二极管导通电压，而VB是外加的箝位电压。图1B是说明了一种负向箝位电压的电路原理图和经其箝位后的电压波形图。同样，其中Vin是输入波形，Vout是输出波形，VD是二极管导通电压，而VB是外加的箝位电压。图1C是说明了一种双向箝位电压的电路原力图，其中具有两个外加的箝位电压VB1和VB2，分别用于箝位正向和负向的电压，两个二极管的导通电压VD被认为是相同的。本专利技术采用的是如图1C所示的电路原理图。前面已经说明，采用此种元器件的箝位电压是利用外围电路提供输入电压来设定，因本文档来自技高网...

【技术保护点】
一种降低高速信号电磁波辐射的集成电路，其特征在于，包括第一和第二二极管、一限流电阻、并引出四个管脚，其中，第一管脚接负向箝位电压，且与第一二极管的正极相连；第二管脚接正向箝位电压，且与第二二极管的负极相连；第一二极管 的负极和第二二极管的正极相连；第三管脚为输入管脚，与限流电阻的一端相连；限流电阻的另一端连接到第一二极管的负极以及第二二极管的正极；第四管脚为输出管脚，连接到限流电阻的一端、第一二极管的负极以及第二二极管的正极。

【技术特征摘要】

【专利技术属性】
技术研发人员：林启仁，
申请(专利权)人：环达电脑上海有限公司，
类型：发明
国别省市：31[中国|上海]