在半导体器件中形成存储节点接触塞的方法技术

提供了一种在半导体器件中形成存储节点接触塞的方法。该方法包括：在具有传导塞的基板之上形成层间绝缘层；使用至少线型存储节点接触掩模作为蚀刻掩模来蚀刻层间绝缘层的一部分以形成具有倾斜侧壁的第一接触孔；蚀刻在第一接触孔下的层间绝缘层的另一部分以形成暴露传导塞的第二接触孔，第二接触孔具有基本上竖直的侧壁；并填充第一和第二存储节点接触孔以形成存储节点接触塞。

【技术实现步骤摘要】

本专利技术涉及一种制作半导体器件的方法；且更具体地，涉及一种。
技术介绍
在特征尺寸小于80nm的存储节点接触塞中，半导体器件中大规模集成导致用ArF光致抗蚀剂形成孔型接触。附图说明图1所示为典型的半导体器件的顶视图。多个栅极线(gate line)13以一个方向排列在有源区11A上。多个连接塞接触(landing plug contact)15在多个栅极线13之间形成在相应有源区11A上。多个位线BL与栅极线13垂直排列以与一组连接塞接触15相连接。多个存储节点接触塞SNC形成在位线BL与栅极线13互相交叉的区中的连接塞接触15上。多个存储节点SN形成在存储节点接触塞SNC上。图2所示为典型的半导体器件沿图1的线I-I’的横截面视图。图3所示为典型的半导体器件沿图1的线II-II’的横截面视图。参考图2和3，器件隔离层(未示出)形成在基板11的预定区域中以限定有源区11A。多个栅极线13(见图1)形成在基板11上，且栅极线间隔物形成在栅极线13的侧壁上。第一层间绝缘层14形成在栅极线13上且之后被平坦化。蚀刻第一层间绝缘层14以形成接触孔(未示出)，所述接触孔暴露栅极线13之间的有源区11A。随后连接塞接触15形成在有源区11A上。第二层间绝缘层16形成在连接塞接触15和第一层间绝缘层14上，且多个位线图案100形成在第二层间绝缘层16上。每一位线图案100包括阻挡金属层17、位线钨层18和位线硬掩模氮化物层19，其按顺序次序形成。阻挡金属层17通过顺序形成TiN和Ti获得。位线间隔物20形成在位线图案100的侧壁上。第三层间绝缘层21形成在位线图案100上直到第三层间绝缘层21填满位线图案100之间的间隔。孔型存储节点接触掩模22形成在第三层间绝缘层21上。用存储节点接触掩模22作为蚀刻掩模，蚀刻第三层间绝缘层21和第二层间绝缘层16以形成存储节点接触孔23，其暴露连接塞接触15的表面。这个形成存储节点接触孔23的蚀刻工艺使用自对准接触(SAC)蚀刻工艺。虽然未示出，存储节点接触塞SNC通过使用塞隔离工艺用多晶硅层填充存储节点接触孔23形成。存储节点SN随后形成在存储节点接触塞SNC上。但是，因为存储节点接触塞形成在存储节点接触孔中，每一存储节点接触塞的顶部的开放区域通常小。于是，存储节点的覆盖裕度变得太小，需要在存储节点接触塞和存储节点之间形成垫多晶硅层。当执行形成存储节点接触孔的蚀刻工艺时，常常使用ArF光致抗蚀剂材料。对该工艺，通常使用昂贵的蚀刻仪器，增加了维护成本，因此阻碍了大规模生产。而且，在形成存储节点接触孔的蚀刻工艺中，位线硬掩模层更容易损坏且该损坏由图2中参考数字24指示。对位线硬掩模层的损坏会引起SAC故障如在存储节点和存储节点接触塞之间的短路。
技术实现思路
本专利技术的一个实施例涉及一种，其中该方法可增加存储节点接触塞的顶部的开放区域、减少在存储节点和存储节点接触塞之间的SAC故障产生且使用成本有效的仪器减少制造成本。根据本专利技术的一个方面，提供了一种，包括在形成连接塞接触的半完成的基板之上形成层间绝缘层；在层间绝缘层之上形成线型存储节点接触掩模；用线型存储节点接触掩模作为蚀刻掩模来蚀刻层间绝缘层的一部分以形成具有扩展侧壁(或倾斜侧壁)的第一接触孔；蚀刻第一接触孔下的层间绝缘层的一部分以形成暴露相应连接塞接触的第二接触孔；并在存储节点接触孔中形成存储节点接触塞，所述存储节点接触孔每个包括第一接触孔和第二接触孔。根据本专利技术的另一个方面，提供了一种，包括在形成连接塞接触的半完成的基板之上形成第一绝缘层；在第一绝缘层之上形成多个位线图案，其中每一位线图案包括形成为三层的硬掩模；在位线图案之上形成第二绝缘层直到填满位线图案之间的间隔；平坦化第二绝缘层直到暴露出硬掩模的第二层；在平坦化的第二绝缘层之上形成线型存储节点接触掩模；用存储节点接触掩模作为蚀刻掩模顺序地蚀刻第二绝缘层和第一绝缘层以形成存储节点接触孔，每个所述接触孔暴露位线图案间的相应连接塞接触并具有比入口下方的一致的(uniform)截面的宽度大的入口宽度；并在存储节点接触孔中形成存储节点接触塞。在一个实施例中，一种包括在具有传导塞的基板之上形成层间绝缘层。用至少线型存储节点接触掩模作为蚀刻掩模来蚀刻层间绝缘层的一部分以形成具有倾斜侧壁的第一接触孔。在第一接触孔下蚀刻层间绝缘层的另一部分以形成暴露传导塞的第二接触孔，第二接触孔具有基本上竖直的侧壁。填充第一和第二存储节点接触孔以形成接触传导塞的存储节点接触塞。在另一个实施例中，一种包括在具有传导塞的基板之上形成第一绝缘层；在第一绝缘层之上形成多个位线图案，其中每一位线图案包括形成有第一、第二和第三层的硬掩模；在位线图案之上形成第二绝缘层直到填满位线图案之间的间隔；平坦化第二绝缘层直到暴露硬掩模的第二层；在平坦化的第二绝缘层之上形成线型存储节点接触掩模；用存储节点接触掩模作为蚀刻掩模来顺序地蚀刻第二绝缘层和第一绝缘层以形成位线图案间的存储节点接触孔，存储节点接触孔暴露传导塞，存储节点接触孔具有有倾斜壁的上部和有竖直壁的下部；并且填充存储节点接触孔以形成接触传导塞的存储节点接触塞。在又一实施例中，一种包括在具有传导塞的基板之上形成层间绝缘层。蚀刻层间绝缘层的第一部分以限定具有基本上竖直的侧壁的第一沟槽。蚀刻层间绝缘层的第二部分以把第一沟槽转换为具有倾斜侧壁的第二沟槽。蚀刻层间绝缘层的第三部分以形成具有基本上竖直的侧壁的第三沟槽，连接第二沟槽和第三沟槽以限定存储节点接触孔。填充存储节点接触孔以形成接触传导塞的存储节点接触塞。第一部分被各向异性地蚀刻，如，干蚀刻。第二部分被各向同性地蚀刻，如，湿蚀刻。第三部分被各向异性地蚀刻，如，干蚀刻。在一个实施例中，第二部分可用各向同性干蚀刻方法蚀刻。以下结合附图对实施例的说明将使本专利技术的上述文字和其他特性更容易理解，其中图1所示为典型的半导体器件的顶视图；图2所示为典型的半导体器件沿图1的线I-I’的横截面视图；图3所示为典型的半导体器件沿图1的线II-II’的横截面视图；图4所示为根据本专利技术的实施例的半导体器件的顶视图；图5A到5F所示为沿图4的线II-II’的横截面视图，说明根据本专利技术实施例的形成存储节点接触塞的方法；图6A到6F所示为沿图4的线I-I’的横截面视图，说明根据本专利技术实施例的制作存储节点接触塞的方法；图7所示为根据本专利技术实施例在层间绝缘层上执行化学机械抛光(CMP)工艺后的基板结构的扫描电子显微镜(SEM)显微图像；图8所示为根据本专利技术实施例在形成存储节点接触的蚀刻工艺之后的基板结构的SEM显微图像；图9所示为根据本专利技术实施例在存储节点接触上执行CMP工艺之后的基板结构的SEM显微图像。具体实施例方式以下，本方面的各种实施例将参考附图详细说明。图4所示为根据本专利技术实施例的半导体器件的顶视图；如图所示，多个栅极线33排列在有源区31A之上。多个连接塞接触35形成在布置在栅极线33和多个位线BL之间的有源区31A之上，所述多个位线BL与栅极线33垂直排列以与一组连接塞接触35耦合。多个存储节点接触塞48形成在栅极线33与位线BL互相交叉的区中的连接塞接触35之上。多个存储节点SN形成在存储节点接触塞48之上。虽然未示出，用线型存本文档来自技高网...

【技术保护点】
一种在半导体器件中形成存储节点接触塞的方法，包括：在具有传导塞的基板之上形成层间绝缘层；使用至少线型存储节点接触掩模作为蚀刻掩模来蚀刻层间绝缘层的一部分以形成具有倾斜侧壁的第一接触孔；蚀刻在所述第一接触孔下的层间绝缘 层的另一部分以形成暴露所述传导塞的第二接触孔，所述第二接触孔具有基本竖直的侧壁；以及填充所述第一和第二存储节点接触孔以形成接触传导塞的存储节点接触塞。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄昌渊，金亨涣，崔益寿，李海朾，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]