多芯片封装体制造技术

在半导体芯片（１）上，形成数字电路（２）以及模拟电路（３）。并且，在半导体芯片（１）上，还形成非易失性寄存器（４）以保存用于调整模拟电路（３）的电路特性的信息。根据保存在该非易失性寄存器（４）中的信息，调整模拟电路（３）的电路特性。于是，经由粘合剂（１２）按照与模拟电路（３）的电路区域重叠的方式安装其它半导体假芯片（１１），从而形成多芯片封装体。

【技术实现步骤摘要】

本专利技术涉及一种在半导体芯片上形成的模拟电路的特性的稳定性。
技术介绍
如今，半导体芯片为模拟电路与数字电路混装的情况较多。所谓模拟电路是指采用模拟值的信号作为数据的电路的总称，例如包括基准电压产生电路、锁相环路(PLL)、模拟/数字变换电路、数字/模拟变换电路、相位比较电路等。所谓数字电路是指采用数字值的信号作为数据的电路的总称，包含由各种逻辑电路构成的运算电路或存储器等。一般，数字电路处理数字信号，从而抗噪音能力强并且能够以微弱的信号执行动作，因此高速且低消耗功率。另一方面，模拟电路处理模拟信号，从而是一种由电源电压、温度、制造偏差等易于使动作特性变动的电路。因此，通过由保护(fuse)电路或EEPROM等构成的非易失性寄存器，调整模拟电路的特性。图5表示过去的半导体芯片封装的俯视图，图6表示图5的半导体芯片封装中的C-C线剖视图。在半导体芯片101上形成数字电路102以及模拟电路103。并且，在半导体芯片101上，还形成非易失性寄存器104以保存用于调整模拟电路103的电路特性的信息。根据保存在该非易失性寄存器104中的信息，调整模拟电路103的电路特性。在数字电路102、模拟电路103以及非易失性寄存器104上涂敷绝缘膜。并且，在半导体芯片101的周边部分，具有与这些数字电路102、模拟电路103及半导体芯片的外部进行信号收发的焊盘(pad)107。焊盘107是用于将金属线109与引线架108(图5中未图示)引线接合的电极。图7为半导体芯片101的模拟电路103以及非易失性寄存器104的示例。在模拟电路103中，将由带隙基准(BGRbandgap reference)电路111所生成的电压Vin由运算放大器112的+输入端子输入，并从运算放大器112输出输出电压Vout。在输出电压Vout与接地电压GND之间，串联连接电阻R1、R2、R3、R4、R5。电阻R1与电阻R2之间的端子电压，经由开关S1由运算放大器112的-输入端子输入。同样地，电阻R2与电阻R3之间的端子电压，经由开关S2由运算放大器112的-输入端子输入；电阻R3与电阻R4之间的端子电压，经由开关S3由运算放大器112的-输入端子输入；电阻R4和电阻R5之间的端子电压，经由开关S4由运算放大器112的-输入端子输入。开关S1、S2、S3、S4，根据保存在非易失性寄存器104中的信息，仅接通(ON)其中任一个而将其它三个断开(OFF)。在此，令Rtotal＝R1+R2+R3+R4+R5。例如，当开关S1接通时，输出电压Vout成为Vout＝Vin×Rtotal/(R2+R3+R4+R5)。同样，当开关S2接通时，输出电压Vout成为Vout＝Vin×Rtotal/(R3+R4+R5)。当开关S3接通时，输出电压Vout成为Vout＝Vin×Rtotal/(R4+R5)。当开关S4接通时，输出电压Vout成为Vout＝Vin×Rtotal/(R5)。这样，通过对使S1、S2、S3、S4中的哪一个接通进行选择，可调整模拟电路103的电路特性即输出电压Vout。非易失性寄存器104由通过保护电路或EEPROM等非易失性存储器保存信息的存储电路构成，该保护电路或EEPROM根据有无因激光照射引起的熔丝元件的切断来保存信息。非易失性寄存器104，根据所保存的信息，输出仅使开关S1、S2、S3、S4中的任一个接通的信号。在图5所例示的半导体芯片101的生产工序中，优选早期筛选出(screening)模拟电路103的电路特性的劣质品。因此，在晶片上形成半导体芯片101的状态下，在所谓的晶片分类(sort)的阶段，根据保存在非易失性寄存器104中的信息判定模拟电路103的电路特性是否进入许可范围内。但是，由此可知，如果在晶片阶段将调整了模拟电路103的电路特性的半导体芯片101封装并由模压树脂密封，则在晶片阶段所调整的电路特性会产生变化。专利文献1特开2002-100729号公报
技术实现思路
本专利技术是鉴于上述问题而产生的，其目的在于适当抑制由封装改变非易失性寄存器所特性调整的模拟电路的电路特性。并且，本专利技术的目的还在于，即使在根据保存在非易失性寄存器中的信息没有调整模拟电路的电路特性的情况下，也适当抑制由封装改变模拟电路的电路特性。本专利技术是一种多芯片封装体，具有第一半导体芯片，其中形成非易失性寄存器和由上述非易失性寄存器调整特性的模拟电路区域；和第二半导体芯片，经由粘合剂按照与上述模拟电路区域重叠的方式安装。进而，本专利技术是上述粘合剂不包含填充剂的多芯片封装体，或者是上述第二半导体芯片为假芯片的多芯片封装体。并且，本专利技术是上述第二半导体芯片在其表面上形成电路区域的多芯片封装体。另外，本专利技术是一种多芯片封装体，具有形成了模拟电路区域的第一半导体芯片，和经由粘合剂按照与上述模拟电路区域重叠的方式安装的作为假芯片的第二半导体芯片。通过采用本专利技术，可以适当抑制由封装改变非易失性寄存器所特性调整的模拟电路的电路特性。附图说明图1为本专利技术涉及的芯片封装的第一实施方式的俯视图。图2为图1的实施方式的A-A线剖视图。图3为本专利技术涉及的芯片封装的第二实施方式的俯视图。图4为图3的实施方式的B-B线剖视图。图5为过去的半导体封装的俯视图。图6为图5的半导体芯片封装的C-C线剖视图。图7为半导体芯片的模拟电路及非易失性寄存器的例子。图中1、21-半导体芯片(第一半导体芯片)，2-数字电路，3-模拟电路，4-非易失性寄存器，5-焊盘，7-焊盘，8-引线架，9-金属线，11、31-半导体芯片(第二半导体芯片)，12-粘合剂，37-焊盘，39-金属线。具体实施例方式图1表示本专利技术的第一实施方式的半导体多芯片封装体的俯视图，图2表示图1的半导体多芯片封装体的A-A线剖视图。在半导体芯片1上形成数字电路2以及模拟电路3。并且，在半导体芯片1上，还形成非易失性寄存器4以保存用于调整模拟电路3的电路特性的信息。根据保存在该非易失性寄存器4中的信息，调整模拟电路3的电路特性。在数字电路2、模拟电路3以及非易失性寄存器4上涂敷绝缘膜。本实施方式的特征在于，按照与由非易失性寄存器调整了电路特性的模拟电路3的电路区域重叠的方式经由粘合剂12安装其它半导体假(dummy)芯片11的多芯片封装体。半导体假芯片11，通过配置在其背面的粘合剂12、例如特特殊双面胶带(ダィァタッチテ一プ)安装在半导体芯片1的模拟电路3的电路区域上。此外，粘合剂12也可以是环氧类树脂等非导电性膏剂。在半导体芯片1的周边部分，具有与这些数字电路2、模拟电路3及半导体芯片1的外部进行信号收发的焊盘7。焊盘7是用于将金属线9与引线架8(在图1中未图示)引线接合的电极。半导体芯片1的模拟电路3以及非易失性寄存器4例如与图7相同。其后，用模压树脂密封半导体芯片1以及半导体假芯片11，形成多芯片封装体。通过采用这样的多芯片封装体的结构，可以适当抑制由封装改变非易失性寄存器所特性调整的模拟电路的电路特性。其原因之一可认为是基于模压树脂密封的模拟电路3的电路区域表面中的应力被缓和。另外，粘合剂优选不含填充剂。因为如果粘合剂12包含填充剂，则模拟电路3的区域上的填充剂会局部影响对模拟电路3的应力。图3表示本专利技术的第二实本文档来自技高网...

【技术保护点】
一种多芯片封装体，具有：第一半导体芯片，其中形成非易失性寄存器和通过上述非易失性寄存器调整特性的模拟电路区域；和第二半导体芯片，经由粘合剂按照与上述模拟电路区域重叠的方式安装。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：竹泽良典，长谷川和弘，浅野隆浩，中田崇司，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]