一种半导体集成电路器件及其制造方法技术

本发明专利技术公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极和第二电极，其中，包括由至少两种材料交替形成的至少两层、氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。由于在材料不同的氧化物薄膜中形成导电细丝所需要的电压各不相同，因此可以通过将电压大小控制在某一范围内，使得导电细丝仅在指定材料所形成的氧化物薄膜中形成，而无法在其他材料所形成的氧化物薄膜中形成。如此，就可以通过布局氧化物薄膜形成的通道来预定义导电细丝的形成位置和方向，使导电细丝的分布更为均匀。为均匀。为均匀。

【技术实现步骤摘要】
一种半导体集成电路器件及其制造方法


[0001]本专利技术涉及半导体器件领域，尤其涉及一种阻变式随机存储器(RRAM)及其制造方法。

技术介绍

[0002]近年来，以电阻转变效应为工作原理的阻变式随机存储器(Resistive Random Access Memory，RRAM)是最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可微缩性、三维集成潜力、功耗等方面都具有明显的优势。
[0003]阻变式随机存储器的基本结构为金属
‑
绝缘体
‑
金属(MIM)结构，至少包括第一电极、阻变层和第二电极。其中，阻变层为各种氧化物薄膜材料，例如过渡金属氧化物。阻变层在施加电压、电流等电信号的作用下会在不同电阻状态之间进行可逆的转变，其中，在二值存储器中，通常只有高阻态和低阻态之分，高阻态和低阻态之间的差别越大越准确；而在多值存储器中，例如，实现存算一体(Computing in Memory，CIM)的忆阻器，则需要有多种电阻态以代表多个值。
[0004]电阻状态在不同阻态之间的转变是通过导电细丝的形成和断裂来实现的。因此，对于多值存储器来说，导电细丝的形成分布要较为均匀，才能实现多阻态之间的线性阻态转变。
[0005]但在现有的、简单堆叠的RRAM结构中，导电细丝的生成通常发生在单一材料形成的、具有较大伸缩空间的阻变层中，从而使得导电细丝的形成的随意性较大，不易控制，难以满足多值存储器的需求。
[0006]因此，如何控制导电细丝的形成方式，使导电细丝的分布更为均匀以满足多值存储器的需求还是亟待解决的一个技术问题。

技术实现思路

[0007]针对上述技术问题，本专利技术人创造性地提供了一种半导体集成电路器件及其制备方法。
[0008]根据本专利技术实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极和第二电极，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。
[0009]根据本专利技术实施例一实施方式，阻变层包括沟槽结构的阻变层。
[0010]根据本专利技术实施例一实施方式，阻变层包括平面结构的阻变层。
[0011]根据本专利技术实施例一实施方式，至少两种材料包括过渡金属氧化物。
[0012]根据本专利技术实施例一实施方式，过渡金属氧化物包括过渡金属氧化物包括氧化铪、氧化锆、氧化钛、氧化锌、氧化钨、氧化钽、氧化钼或氧化镍。
[0013]根据本专利技术实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方
法包括：获取一带有金属导线的底板；在底板上形成第一电极；在第一电极之上形成阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；在阻变层之上形成第二电极以使第二电极与第一电极相对。
[0014]根据本专利技术实施例一实施方式，在第一电极之上形成阻变层，包括：在第一电极上形成第一绝缘层；在第一绝缘层中第一电极上方的位置，刻槽形成槽洞；在槽洞内逐层交替沉积至少两种材料形成至少两层氧化物薄膜；移除第一绝缘层上方的至少两层氧化物薄膜，保留槽洞内的至少两层氧化物薄膜。
[0015]根据本专利技术实施例一实施方式，在第一电极之上形成阻变层，包括：在第一电极之上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；对氧化物薄膜进行图案化以形成阻变层。
[0016]根据本专利技术实施例的第三方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有金属导线的底板；在底板上形成凸起状阻变层，阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；在凸起状阻变层之上沉积电极材料；移除阻变层上方的电极材料得到分列于阻变层左右两侧的第一电极层和第二电极层；对第一电极层和第二电极层进行图案化得到第一电极和第二电极，以使第二电极与第一电极相对。
[0017]根据本专利技术实施例一实施方式，在底板上形成凸起状阻变层，包括：在底板上逐层交替沉积至少两种材料形成至少两层氧化物薄膜；对氧化物薄膜进行图案化以形成凸起状阻变层。
[0018]本专利技术实施例一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括阻变层，以及分别位于阻变层两侧且相对的第一电极和第二电极，其中，包括由至少两种材料交替形成的至少两层、氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。由于在材料不同的氧化物薄膜中形成导电细丝所需要的电压各不相同，因此可以通过将电压大小控制在某一范围内，使得导电细丝仅在指定材料所形成的氧化物薄膜中形成，而无法在其他材料所形成的氧化物薄膜中形成。如此，就可以通过布局氧化物薄膜形成的通道来预定义导电细丝的形成位置和方向，使导电细丝的分布更为均匀。进一步地，该半导体集成电路器件也更容易实现多阻态之间的转换，从而更好地推广该半导体集成电路器件，特别是RRAM作为忆阻器在存算一体等更多场景下的应用。
[0019]需要理解的是，本专利技术的教导并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本专利技术的其他实施方式还能够实现上面未提到的有益效果。
附图说明
[0020]通过参考附图阅读下文的详细描述，本专利技术示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本专利技术的若干实施方式，其中：
[0021]在附图中，相同或对应的标号表示相同或对应的部分。
[0022]图1示出了本专利技术一实施例半导体集成电路器件的结构剖面示意图；
[0023]图2示出了本专利技术另一实施例半导体集成电路器件的结构剖面示意图；
[0024]图3示出了本专利技术另一实施例半导体集成电路器件的结构剖面示意图；
[0025]图4示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0026]图5示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0027]图6示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0028]图7示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0029]图8示出了图1所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0030]图9示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0031]图10示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0032]图11示出了图2所示实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
[0033]图12示出了图2所示实施例半导体集成电路器件制造过程中某一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体集成电路器件，所述半导体集成电路器件包括阻变层，以及分别位于所述阻变层两侧且相对的第一电极和第二电极，其特征在于，所述阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝。2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述阻变层包括沟槽结构的阻变层。3.根据权利要求1所述的半导体集成电路器件，其特征在于，所述阻变层包括平面结构的阻变层。4.根据权利要求1所述的半导体集成电路器件，其特征在于，所述至少两种材料包括过渡金属氧化物。5.根据权利要求4所述的半导体集成电路器件，其特征在于，所述过渡金属氧化物包括氧化铪、氧化锆、氧化钛、氧化锌、氧化钨、氧化钽、氧化钼或氧化镍。6.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：获取一带有金属导线的底板；在所述底板上形成第一电极；在所述第一电极之上形成阻变层，所述阻变层包括由至少两种材料交替形成的至少两层氧化物薄膜，以在施加第一电压时仅在指定材料形成的氧化物薄膜中生成导电细丝；在所述阻变层之上形成第二电极以使所述第二电极与所述第一电极相对。7.根据权利要求6所述的方法，其特征在于，在所述第一电极之上形成阻变层，包括：...

【专利技术属性】
技术研发人员：沈鼎瀛，相奇，钱鹤，
申请(专利权)人：厦门半导体工业技术研发有限公司，
类型：发明
国别省市：