System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种半导体结构及其制备方法技术_技高网

一种半导体结构及其制备方法技术

技术编号:40958810 阅读:2 留言:0更新日期:2024-04-18 20:36
本公开提供了一种半导体结构及其制备方法,其中,所述半导体结构包括:衬底;多个阻变器件,位于所述衬底上;每个所述阻变器件包括:下电极,位于所述衬底上,所述下电极内形成有多个第一沟槽;多个第一阻变层,每个所述第一阻变层覆盖所述第一沟槽的内表面;多个第一上电极,每个所述第一上电极覆盖所述第一阻变层的内表面,并填充所述第一沟槽。

【技术实现步骤摘要】

本公开涉及半导体,尤其涉及一种半导体结构及其制备方法


技术介绍

1、阻变式随机存取存储器(resistive random access memory,rram)是一种利用材料的可变电阻特性来存储信息的非易失性(non-volatile)存储器,具有功耗低、密度高、读写速度快、耐久性好等优点。

2、现有的rram为1t1r结构,需要1个晶体管(transistor)选择对应的1个电阻(r)操作,transistor的大小也会影响漏电流的大小,但增大transistor会影响器件结构的面积。同时现有的rram结构中的r采用膜层堆叠的形式,相邻r之间的空间减小容易会有空隙问题,r的尺寸减小也会有倒塌的问题。


技术实现思路

1、本公开提供了一种半导体结构及其制备方法,以至少解决现有技术中存在的以上技术问题。

2、根据本公开的第一方面,提供了一种半导体结构,所述半导体结构包括:

3、衬底;

4、多个阻变器件,位于所述衬底上;每个所述阻变器件包括:

5、下电极,位于所述衬底上,所述下电极内形成有多个第一沟槽;

6、多个第一阻变层,每个所述第一阻变层覆盖所述第一沟槽的内表面;

7、多个第一上电极,每个所述第一上电极覆盖所述第一阻变层的内表面,并填充所述第一沟槽。

8、在一可实施方式中,所述第一沟槽的下表面高于所述下电极的下表面,以使所述第一阻变层的下表面与所述下电极接触。

9、在一可实施方式中,所述阻变器件还包括:

10、多个第二阻变层,位于所述下电极上,所述第二阻变层呈u字形;

11、多个第二上电极,覆盖所述第二阻变层的内表面,并填充所述第二阻变层。

12、在一可实施方式中,还包括:

13、多条位线,位于所述第一上电极上,与所述第一上电极电连接。

14、在一可实施方式中,多个所述阻变器件沿第一方向和第二方向排布,其中,所述下电极沿所述第一方向延伸,多个所述第一沟槽沿所述第一方向排布在所述下电极内。

15、根据本公开的第二方面,提供了一种半导体结构的制备方法,所述方法包括:

16、提供衬底;

17、在所述衬底上形成多个阻变器件,其中,形成每个所述阻变器件包括:

18、形成位于所述衬底上的下电极;

19、形成位于所述下电极内的多个第一沟槽;

20、形成多个第一阻变层,每个所述第一阻变层覆盖所述第一沟槽的内表面;

21、形成多个第一上电极,每个所述第一上电极覆盖所述第一阻变层的内表面,并填充所述第一沟槽。

22、在一可实施方式中,所述第一沟槽的下表面高于所述下电极的下表面,以使所述第一阻变层的下表面与所述下电极接触。

23、在一可实施方式中,形成所述下电极,包括:

24、形成位于所述衬底上的依次层叠的第一层间介质层和第二层间介质层;

25、形成位于所述第二层间介质层上的第一光刻胶层;

26、采用光刻工艺光刻所述第一光刻胶层,以形成位于所述第一光刻胶层内的第二沟槽位置;

27、经由所述第二沟槽位置,刻蚀所述第一层间介质层和所述第二层间介质层,以形成位于所述第一层间介质层和所述第二层间介质层内的第二沟槽;

28、形成位于所述第二沟槽内的下电极。

29、在一可实施方式中,形成所述第一阻变层和所述第一上电极,包括:

30、形成位于所述下电极和所述第二层间介质层上的第三层间介质层;

31、形成位于所述第三层间介质层上的第二光刻胶层;

32、采用光刻工艺光刻所述第二光刻胶层,以形成位于所述第二光刻胶层内的第一沟槽位置;

33、经由所述第一沟槽位置,刻蚀所述第三层间介质层和所述下电极,以形成位于所述第三层间介质层和所述下电极内的第一沟槽;

34、形成覆盖所述第一沟槽的内表面和所述第三层间介质层的上表面的第一阻变材料层;

35、形成覆盖所述第一阻变材料层的表面,并填充所述第一沟槽的第一上电极材料层;

36、刻蚀去除位于所述第三层间介质层上的所述第一阻变材料层和所述第一上电极材料层,以形成所述第一阻变层和所述第一上电极。

37、在一可实施方式中,还包括:

38、形成位于所述第三层间介质层上的第四层间介质层;

39、形成位于所述第四层间介质层上的第三光刻胶层;

40、采用光刻工艺光刻所述第三光刻胶层,以形成位于所述第三光刻胶层内的第三沟槽位置;

41、经由所述第三沟槽位置,刻蚀所述第四层间介质层,以形成位于所述第四层间介质层内的第三沟槽,所述第三沟槽暴露所述第一上电极的表面;

42、形成填充所述第三沟槽的位线,所述位线与所述第一上电极电连接。

43、本公开的半导体结构及其制备方法,通过在下电极内形成多个第一阻变层,并在第一阻变层内形成第一上电极,通过共用下电极,形成1tnr结构,如此,减少了t的使用量,从而可以增大t的尺寸,提高耐压能力和减少漏电;并且本公开实施例中的阻变器件不是膜层堆叠形式,而是第一阻变层位于下电极内,如此可以减小阻变器件之间的空间尺寸,同时阻变器件本身的尺寸也有较大空间进行减小而不至于倒塌,有利于rram密度提高。

44、应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,所述半导体结构包括:

2.根据权利要求1所述的半导体结构,其特征在于,

3.根据权利要求1所述的半导体结构,其特征在于,

4.根据权利要求1所述的半导体结构,其特征在于,还包括:

5.根据权利要求1所述的半导体结构,其特征在于,

6.一种半导体结构的制备方法,其特征在于,所述方法包括:

7.根据权利要求6所述的方法,其特征在于,

8.根据权利要求6所述的方法,其特征在于,

9.根据权利要求8所述的方法,其特征在于,

10.根据权利要求9所述的方法,其特征在于,还包括:

【技术特征摘要】

1.一种半导体结构,其特征在于,所述半导体结构包括:

2.根据权利要求1所述的半导体结构,其特征在于,

3.根据权利要求1所述的半导体结构,其特征在于,

4.根据权利要求1所述的半导体结构,其特征在于,还包括:

5.根据权利要求1所述的半导体结构,其特征在于...

【专利技术属性】
技术研发人员:苏小丽李武新邱泰玮沈鼎瀛程恩萍陈安乔康赐俊
申请(专利权)人:厦门半导体工业技术研发有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1