像素和全局快门图像传感器制造技术

提供了用于全局快门像素阵列的像素，该像素包括感测层和存储层。感测层包括被适配成在接收到辐射之际提供电荷的感测元件，以及用于从该感测元件接收电荷的浮动扩散区。存储层包括至少一个存储节点，该至少一个存储节点用于从该感测层的浮动扩散区接收电荷并存储所述电荷。感测层和存储层形成层堆叠，感测层至少覆盖存储层的存储节点并且该堆叠进一步包括至少在该感测层与该存储层的存储节点之间的遮光件，从而使该存储节点被遮蔽以免遭照射辐射。该存储节点被提供在两个转移栅极之间。该存储节点及其周围栅极被提供在第一浮动扩散区和第二浮动扩散区之间。区和第二浮动扩散区之间。区和第二浮动扩散区之间。

【技术实现步骤摘要】
像素和全局快门图像传感器


[0001]本专利技术涉及辐射感测领域。本专利技术尤其涉及有源像素和具有全局快门功能的图像传感器。

技术介绍

[0002]数字成像使用在光照射之际生成载荷子的感测元件。电荷的操纵及在此基础上的输出信号的生成能够以不同方式进行，这取决于，例如，所使用的电子元件和感测元件的类型。例如，全局快门(GS)模式就所有像素同时接收到用以形成图像的信息的意义而言更接近传统摄像。全局快门通常在容易且简单的实现中在电荷耦合器件(CCD)中提供。然而，CCD具有缺陷并且在商业上是较不可行的。对于许多应用优选不同类型的传感器，诸如基于CMOS技术的有源像素传感器。有源像素传感器的制造更便宜并且能被容易地寻址。有源像素传感器的已知缺点是像素的较低填充因子，因为有源电路系统占据对辐射不敏感的表面区域。另外，有源像素传感器通常以几分之一秒的速度逐行操作和寻址。这被称为滚动快门(RS)模式。
[0003]滚动快门模式有若干缺点，诸如移动体的图像失真。尽管GS CCD不经历这些问题，但由于CCD的缺陷，存在将有源像素技术适配成使得有源像素传感器被赋予全局快门功能的趋势。
[0004]然而，将基于有源像素的传感器适配成提供GS功能并非易事。将全局快门与有源像素技术相结合需要对制造路线进行折衷(低分辨率、速度等)和适配。然而，存在若干可能性。这些可能性包括在电荷域、电压域或数字域中提供GS像素。电荷域中的GS像素具有减小的填充因子并受害于对寄生光的高敏感度。电压域中的GS像素需要像素内电容器且遭受噪声。数字域中的GS像素中的每个像素都需要模数转换器(ADC)，这需要大像素区域。
[0005]WO 2012/042782公开了具有第一和第二半导体衬底的固态成像器件。第一半导体衬底包括光电转换单元、转移晶体管、以及电荷保持单元的至少一部分。第二半导体衬底包括像素附加电路，该电路被配置成处理被转移至电荷保持单元的信号电荷或者由放大单元放大的信号。被配置成减少透射穿过光电转换单元以进入像素附加电路的光的遮光构件被置于第一衬底上。
[0006]期望提供具有经济的功能架构、良好性能和GS功能的图像感测。

技术实现思路

[0007]本专利技术的各实施例的目标是提供一种显示出高填充因子以及对寄生光的低敏感度的像素以及具有全局快门功能的功能性良好的图像传感器。
[0008]本专利技术提供了一种用于全局快门像素阵列的像素，该像素包括感测层和存储层。感测层包括被适配成在接收到辐射之际提供电荷的感测元件以及用于从该感测元件接收电荷的第一浮动扩散区。存储层包括至少一个存储节点，该至少一个存储节点用于从该感测层的第一浮动扩散区接收电荷并用于存储所述电荷。存储节点被提供在两个转移栅极之
间，并且该存储节点和这两个转移栅极被在第一浮动扩散区和第二浮动扩散区之间。使该存储节点位于两个转移栅极之间允许存储栅极(用作存储节点的栅极)被基本上或甚至完全废弃，这改善了完整电荷传输并且对于暗电流和漏电流是有利的。感测层和存储层形成层堆叠，感测层至少覆盖存储层的该存储节点。
[0009]该堆叠进一步包括至少在感测层与存储层的至少该存储节点之间的遮光件，以使该存储节点被遮蔽以免受辐射。
[0010]本专利技术的实施例的优点在于能够为图像传感器提供电荷域中的存储节点，并对该存储节点进行辐射遮蔽。另一优点是该像素可以变得非常紧凑，因为读出级和存储节点可以与感测层堆叠，从而增大填充因子。
[0011]在本专利技术的一些实施例中，感测层和存储层各自包括到不同偏压的连接，其中存储层的偏压高于感测层的偏压。本专利技术的实施例的优点是电荷转移在感测层和存储之间被改进。
[0012]在本专利技术的一些实施例中，存储层包括电连接到感测层的浮动扩散区的区域，以使得浮动扩散区延伸入存储层中以形成共用浮动扩散区。
[0013]本专利技术的实施例的优点在于存储层中的浮动扩散区允许容易地将电荷从感测层转移至存储层的存储节点。
[0014]在本专利技术的一些实施例中，共用浮动扩散区是由感测层和存储层中的每一者中的至少一个二极管形成的。
[0015]本专利技术的实施例的优点在于这两层之间的电连接能被容易地提供，从而避免与该层的其余部分短路。
[0016]在本专利技术的一些实施例中，第一浮动扩散区是由感测层中的第一二极管以及存储层中的第二二极管形成的，第一二极管和第二二极管通过混合接合焊盘来彼此电连接。
[0017]本专利技术的实施例的优点是能获得具有低轮廓(low profile)和小面积的紧凑布局。
[0018]在本专利技术的一些实施例中，存储层进一步包括被适配成基于存储在存储节点中的电荷来提供读出信号的读出级。本专利技术的实施例的优点在于该读出电路可被包括在同一层中，这进一步改进了像素的紧凑性并增加对该读出级的遮蔽。
[0019]在具体实施例中，该读出级包括连接到该存储层上的附加浮动扩散区的源极随耦器。
[0020]本专利技术的实施例的优点是该源极随耦器是紧凑的并且该器件能在小区域中实现。
[0021]在本专利技术的一些实施例中，该像素包括背侧照明配置。本专利技术的实施例的优点是像素可以变得更薄。
[0022]在本专利技术的一些实施例中，存储层包括不止一个存储节点，这些存储节点各自被适配成从感测层的浮动扩散区接收电荷并将电荷提供给相同的读出电路。
[0023]在本专利技术的另一方面，提供了一种图像传感器，包括如前述权利要求中的任一项所述的像素的阵列，包括被配置成以全局快门模式驱动该阵列的电路系统。
[0024]本专利技术的实施例的优点在于全局快门模式能够在基于有源像素的图像传感器(例如，CMOS图像传感器)中以高度紧凑的像素分布来使用，例如无需增大传感器区域或减小其感测区域。
[0025]在所附独立和从属权利要求中阐述了本专利技术的特定和优选方面。来自从属权利要求的特征可以与独立权利要求的特征以及与其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的那样。
[0026]根据此后所描述的(多个)实施例，本专利技术的这些方面和其他方面将是显而易见的，并且参考这些实施例阐明了本专利技术的这些方面和其他方面。
附图说明
[0027]图1示意性地示出了在滚动快门模式下操作的基于CMOS技术的现有技术4T像素。
[0028]图2示意性地示出了已被适配和扩展成使得能够在全局快门模式下操作的基于CMOS技术的现有技术像素，该像素包括电荷存储节点。
[0029]图3示意性地示出了本专利技术的像素的第一实施例，该像素包括具有感测元件的第一层以及包括存储器元件的第二堆叠层。这两层共享在这两层之间延伸的浮动扩散区。
[0030]图4示出了本专利技术的像素的另一实施例，该像素包括第二层中的用于允许高动态范围成像的若干存储节点。
[0031]图5示出了图像传感器，其包括根据本专利技术的实施例的像素的阵列，以及进一步的对每一像素的不同电路元件进行寻址的驱动电路系统。
[0032]图6到图11示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于全局快门像素阵列的像素(100、200)，所述像素包括感测层(110)和存储层(120、140)，所述感测层(110)包括：被适配成在接收到辐射之际提供电荷的感测元件(101)，用于从所述感测元件(101)接收电荷的第一浮动扩散区(FD1)，所述存储层(120)包括：至少一个存储节点(SG)，所述至少一个存储节点用于从所述感测层(110)的所述第一浮动扩散区(FD1)接收电荷并用于存储所述电荷，所述感测层(110)和所述存储层(120)形成层堆叠，所述感测层(110)至少覆盖所述存储层(120)的所述存储节点(SG)并且所述堆叠进一步包括至少在所述感测层(110)与所述存储层(120)的所述存储节点(SG)之间的遮光件(300)，从而使所述存储节点(SG)被遮蔽以免遭辐射，其中所述存储节点(SG)被提供在两个转移栅极(TX1、TX2)之间，并且所述存储节点(SG)和这两个转移栅极(TX1、TX2)被提供在所述第一浮动扩散区(FD1)和第二浮动扩散区(FD2)之间。2.如权利要求1所述的像素，其中所述感测层(110)和所述存储层(120)各自包括到不同偏压的连接，其中所述存储层的偏压高于所述感测层的偏压。3.如权利要求1所述的像素，其中所述存储层(120)包括电连接到所述感测层(110)的浮动扩散区的区域，以使得所述浮动扩散区延伸入所述存储层(12...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：长光辰芯比利时有限责任公司，
类型：发明
国别省市：