一种CMOS图像传感器的像素阵列读出结构制造技术

本发明专利技术公开了一种CMOS图像传感器像素阵列的读出结构，包括CMOS图像传感器像素阵列和设置在所述CMOS图像传感器像素阵列上的积分器电路阵列；还包括电荷释放电路阵列，所述电荷释放电路阵列设置在远离所述积分器电路阵列的一侧，且所述电荷释放电路阵列中的电荷释放电路分别与所述CMOS图像传感器像素阵列中的列信号线电连接。本发明专利技术的目的在于提供一种CMOS图像传感器的像素阵列读出结构，通过在CMOS图像传感器像素阵列远离积分器电路阵列的一侧加入电荷释放电路阵列，使得将坏列中像素累积的电荷清除掉，从而使其不影响相邻的列。列。列。

【技术实现步骤摘要】
一种CMOS图像传感器的像素阵列读出结构


[0001]本专利技术涉及图像传感器
，具体涉及一种CMOS图像传感器的像素阵列读出结构。

技术介绍

[0002]现有的CMOS图像传感器的像素阵列读出结构如图1所示，每一列像素只有一条信号线，而这条信号线的长度超过10cm，而其宽度一般只有1um～2um，所以列信号线在像素区域部分很容易出现断线的情况。
[0003]列信号线断线会导致部分像素的光生电荷不断积累，如图3所示，图3中三个PN节相邻排列，中间PN结开关断开，在光照下，PN节不断积累光生电荷，PN结阴极的电压不断降低，如果PN结两端的电压大于二极管导通电压，则在衬底和该PN结之间存在电流。左右两侧的PN结在光照下产生的电荷被异常的PN接吸收，导致左右两侧的PN结信号异常。因此，如果是一列像素的信号线断掉，就会产生连续的三列甚至五列连续坏线。
[0004]而在图像后期处理中，单独的一条坏线可以通过校准消除，但是连续的多条坏线无法通过校准消除，因此当存在连续的多条坏线时，这个探测器都不能用于成像，只能报废。

技术实现思路

[0005]本专利技术的目的在于提供一种CMOS图像传感器的像素阵列读出结构，通过在CMOS图像传感器像素阵列远离积分器电路阵列的一侧加入电荷释放电路阵列，使得将坏列中像素累积的电荷清除掉，从而使其不影响相邻的列。
[0006]本专利技术通过下述技术方案实现：
[0007]一种CMOS图像传感器像素阵列的读出结构，包括CMOS图像传感器像素阵列和设置在所述CMOS图像传感器像素阵列上的积分器电路阵列；还包括电荷释放电路阵列，所述电荷释放电路阵列设置在远离所述积分器电路阵列的一侧，且所述电荷释放电路阵列中的电荷释放电路分别与所述CMOS图像传感器像素阵列中的列信号线电连接。
[0008]优选地，所述电荷释放电路包括NMOS管、开关管以及单位增益电压缓冲放大器；
[0009]所述单位增益电压缓冲放大器的输出端与所述NMOS管的栅极和漏极连接，所述NMOS管的源极与所述开关管的漏极连接，所述开关管的源极与所述列信号线连接。
[0010]优选地，所有的所述电荷释放电路共用一个所述单位增益电压缓冲放大器。
[0011]优选地，还包括行选通电路阵列，所述行选通电路阵列中的行选通电路分别与所述CMOS图像传感器像素阵列中的每一行行选信号线电连接。
[0012]优选地，所述行选通电路包括D触发器和buffer电路，所述D触发器的输出端与所述带buffer电路的输入端连接，所述buffer电路的输出端与所述行选信号线电连接。
[0013]优选地，所述行选通电路包括D触发器和带高阻输出模式的buffer电路，所述带高阻输出模式的buffer电路的第一输入端和所述D触发器的输出端电连接，所述带高阻输出
模式的buffer电路的第二输入端用于接收高阻模式控制信号，所述带高阻输出模式的buffer电路的输出端与所述行选信号线电连接。
[0014]优选地，所述行选通电路阵列由串联的所述行选通电路构成。
[0015]优选地，所述行选通电路阵列设置为至少2个。
[0016]优选地，当所述行选通电路阵列设置为2个时，所述行选通电路阵列设置于所述CMOS图像传感器像素阵列的两侧，且均与所述行选信号线电连接。
[0017]优选地，当所述行选通电路阵列设置为超过2个时，其中两个所述行选通电路阵列设置于所述CMOS图像传感器像素阵列的两边，余下的所述行选通电路阵列间隔设置于所述CMOS图像传感器像素阵列的中间，且所有的所述行选通电路阵列均与所述行选信号线电连接。
[0018]本专利技术与现有技术相比，具有如下的优点和有益效果：
[0019]1、在现有的CMOS图像传感器像素阵列的读出结构中加入电荷释放电路，防止列坏线中电荷积累，产生连续坏线的问题；
[0020]2、将CMOS图像传感器像素阵列的两侧都设置选通电路阵列，防止出现行坏线的问题；
[0021]3、在现有的行选通电路的行选信号buffer中加入高阻输出模式，解决行选通电路内部短路断路导致的图像异常问题。
附图说明
[0022]此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本申请的一部分，并不构成对本专利技术实施例的限定。在附图中：
[0023]图1为现有的CMOS图像传感器像素阵列的读出结构示意图；
[0024]图2为像素阵列行坏线、列坏线产生机制的示意图；
[0025]图3为像素电荷累积影响周围像素的示意图；
[0026]图4为本专利技术提供的CMOS图像传感器像素阵列的读出结构示意图；
[0027]图5为现有的行选通电路结构及其时序关系示意图；
[0028]图6为本专利技术在像素阵列中间增加一个行选通电路阵列的示意图；
[0029]图7为本专利技术提供的行选通电路结构示意图；
[0030]图8为不带高阻输出模式的buffer电路结构与带高阻输出模式的buffer电路结构的对比图。
具体实施方式
[0031]为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。
[0032]实施例1
[0033]现有的CMOS图像传感器像素阵列的读出结构如图1所示，在列方向上，每一列像素共用一条信号线，如图1中的DL<1>、DL<2>、...DL<M>，每一条信号线都和积分器运放的反向输入端连接，积分器运放的正向输入端和参考电压VREF连接。每一行像素开关开启后，CMOS
图像传感器像素阵列中的光电二极管的光生电荷转移到积分器电容上以电压形式输出，并且将光电二极管的电压复位到VREF。
[0034]由于每一列像素只有一条信号线，而这条信号线的长度超过10cm，而其宽度一般只有1um～2um，所以列信号线在像素区域部分很容易出现断线的情况，如果信号线DL<4>在图2中位置2处断开，第四列像素的前两个像素都能正常读出，但是其余的像素和DL<4>断开，像素开关开启后，像素内的电荷不能被正常积分，在图像上表现为一条列坏线。
[0035]具体地，列信号线断线会导致部分像素的光生电荷不断积累，如图3所示，图3中三个PN节相邻排列，中间PN结开关断开，在光照下，PN节不断积累光生电荷，PN结阴极的电压不断降低，如果PN结两端的电压大于二极管导通电压，则在衬底和该PN结之间存在电流。左右两侧的PN结在光照下产生的电荷被异常的PN接吸收，导致左右两侧的PN结信号异常。因此，如果是一列像素的信号线断掉，就会产生连续的三列甚至五列连续坏线。而在图像后期处理中，单独的一条列坏线都可以通过校准消除，但是连续的多条坏线无法通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS图像传感器像素阵列的读出结构，包括CMOS图像传感器像素阵列和设置在所述CMOS图像传感器像素阵列上的积分器电路阵列，其特征在于，还包括电荷释放电路阵列，所述电荷释放电路阵列设置在远离所述积分器电路阵列的一侧，且所述电荷释放电路阵列中的电荷释放电路分别与所述CMOS图像传感器像素阵列中的列信号线电连接。2.根据权利要求1所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所述电荷释放电路包括NMOS管、开关管以及单位增益电压缓冲放大器；所述单位增益电压缓冲放大器的输出端与所述NMOS管的栅极和漏极连接，所述NMOS管的源极与所述开关管的漏极连接，所述开关管的源极与所述列信号线连接。3.根据权利要求2所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所有的所述电荷释放电路共用一个所述单位增益电压缓冲放大器。4.根据权利要求1所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，还包括行选通电路阵列，所述行选通电路阵列中的行选通电路分别与所述CMOS图像传感器像素阵列中的每一行行选信号线电连接。5.根据权利要求4所述的一种CMOS图像传感器像素阵列的读出结构，其特征在于，所述行选通电路包括D触发器和buffer电路，所述D触发器的输出端与所述带buffer电路的输入端连接，所述buffer电路的输出...

【专利技术属性】
技术研发人员：朱程举，尤六一，罗杰，
申请(专利权)人：成都善思微科技有限公司，
类型：发明
国别省市：