一种用于CMOS图像传感器芯片级ADC的双位移位校正系统技术方案

本发明专利技术公开了一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，包括依次连接的SH电路、多级串联的编码器电路和flash ADC电路，SH电路用于电荷分享或者电容翻转结构实现，每级编码器电路输出4位数字码，含两位校正码；根据电容的电荷守恒原理，采用电荷分享采样技术，实现了双位移位校正功能，每级4bit输出，两位校正算法，级间闭环增益只有4倍，采用非交叠时钟控制，前级采样，后级放大输出，流水线工作，降低了级间闭环增益，降低了后级量化范围，提升了校正区间，对于ADC的整体性能提升具有显著效果。采用多级串联的编码器电路，可有效降低系统功耗、提升量化输入摆幅并极大提升SFDR等关键动态参数，具有很高的实用性。具有很高的实用性。具有很高的实用性。

【技术实现步骤摘要】
一种用于CMOS图像传感器芯片级ADC的双位移位校正系统


[0001]本专利技术涉及互补型金属
‑
氧化物
‑
半导体(CMOS)图像传感器领域和数据转换器领域，具体涉及一种用于CMOS图像传感器芯片级ADC的双位移位校正系统。

技术介绍

[0002]芯片级ADC具有明显的优势：低功耗、低噪声和高一致性。芯片级ADC常采用流水线结构，具有较高的速度和分辨率，流水线ADC适用于多种环境应用，常见的流水线ADC由采样保持电路(SH)，多级量化电路(MDAC)和flash ADC组成。SH电路常用电荷分享或者电容翻转结构实现，而MDAC常用1.5bit、2.5bit、3.5bit结构，包含一个冗余位，其放大倍数分别是2、4、8倍，1.5bit MDAC设计难度小但功耗面积较大，3.5bit MDAC设计难度大，8倍的闭环增益所需要的带宽和增益是非常难以实现的，通常采用2.5bit MDAC是折中的选择，与其他两种结构的MDAC一样，2.5bit MDAC输出摆幅为
‑
0.5VREF～+0.5VREF，较高的输出摆幅需要更大的带宽和电源，且其码间校正范围只有0.125VREF(3bit)，很难直接得到较高的SFDR。

技术实现思路

[0003]本专利技术的目的在于提供一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，以克服现有技术的不足。
[0004]为达到上述目的，本专利技术采用如下技术方案：
[0005]一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，包括依次连接的SH电路、多级串联的编码器电路和flash ADC电路，SH电路用于电荷分享或者电容翻转结构实现，每级编码器电路输出4位数字码，含两位校正码；多级串联的编码器电路包括一个一级编码器以及多个串联的二级编码器，flash ADC输出移位相加后的数字码。
[0006]进一步的，一级编码器电路结构包括上半部分采样电路、下半部分采样电路、第一增益自举运算放大器和第一编码器，上半部分采样电路和下半部分采样电路分别与第一增益自举运算放大器的反向输入端和同向输入端连接，第一编码器根据接收上半部分采样电路和下半部分采样电路输出的数字码实现余差操作，上半部分采样电路和下半部分采样电路在前一级采样保持输出时闭合，闭环增益为4倍，上半部分采样电路和下半部分采样电路输出到下一级的电压幅值只有MDAC电路的一半，上半部分采样电路和下半部分采样电路的开关动作一致。
[0007]进一步的，上半部分采样电路包括第一flash ADC、第一开关电容阵列、第一自举开关、第一开关电容和第一反馈电容，第一flash ADC的一端和第一开关电容阵列的一端连接于第一编码器，第一开关电容阵列的另一端连接第一增益自举运算放大器的反向输入端、第一开关电容的一端和第一反馈电容的一端，第一开关电容的另一端连接第一自举开关的一端，第一自举开关的另一端接收输入ΔVin，第一反馈电容的另一端接第一增益自举运算放大器的电源正极。
[0008]进一步的，上半部分采样电路和下半部分采样电路结构相同。
[0009]进一步的，多级串联的编码器电路包括一个一级编码器和四个串联的二级编码器，一级编码器和二级编码器的编码方式不同，四个串联的二级编码器功耗逐级递减，每级均输出4位数字码。
[0010]进一步的，编码器的输出幅值均为
‑
0.25VREF～+0.25VREF。
[0011]进一步的，二级编码器包括第二增益自举运算放大器、第三开关电容阵列和第四开关电容阵列，第三开关电容阵列和第四开关电容阵列结构相同，在前一级采样保持输出时闭合，闭环增益为4倍，第三开关电容阵列和第四开关电容阵列输出到下一级的电压幅值与以及编码器输出电压幅值一致。
[0012]进一步的，二级编码器还包括第二flash ADC、第二编码器、余差开关控制阵列和串联电容开关阵列，第三开关电容阵列接第二增益自举运算放大器的反向输入端，第四开关电容阵列接第二增益自举运算放大器的同向输入端，第三开关电容阵列和第四开关电容阵列均连接一个串联电容开关阵列，第三开关电容阵列与第二增益自举运算放大器的电源正极之间连接第三反馈电容，第四开关电容阵列与第二增益自举运算放大器的电源负极之间连接第四反馈电容，第二编码器连接第二flash ADC和余差开关控制阵列，第二flash ADC连接第三开关电容阵列和第四开关电容阵列。
[0013]进一步的，第三开关电容阵列和第四开关电容阵列相同，包括多组并联的开关电容电路，开关电容电路包括串联的自举开关和开关电容。
[0014]进一步的，第二flash ADC由9个动态比较器构成，在stage1输出幅值
‑
0.25VREF～+0.25VREF内。
[0015]与现有技术相比，本专利技术具有以下有益的技术效果：
[0016]本专利技术一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，包括依次连接的SH电路、多级串联的编码器电路和flash ADC电路，SH电路用于电荷分享或者电容翻转结构实现，每级编码器电路输出4位数字码，含两位校正码；多级串联的编码器电路包括一个一级编码器以及多个串联的二级编码器，flash ADC输出移位相加后的数字码，根据电容的电荷守恒原理，采用电荷分享采样技术，实现了双位移位校正功能，每级4bit输出，两位校正算法，级间闭环增益只有4倍，采用非交叠时钟控制，前级采样，后级放大输出，流水线工作，降低了级间闭环增益，降低了后级量化范围，提升了校正区间，对于ADC的整体性能提升具有显著效果。采用多级串联的编码器电路，可有效降低系统功耗、提升量化输入摆幅并极大提升SFDR等关键动态参数，具有很高的实用性。
[0017]进一步的，采用一级编码器电路结构，其闭环放大倍数只有4倍，输出摆幅只有传统MDAC输出值的一半，这就极大降低了对增益和带宽的需求，两位冗余位的引入可以得到更高的线性度。
[0018]进一步的，采用多级串联的二级编码器，考虑到比较器失调、电容失配等影响，在一级编码器输出幅值超出
‑
0.25VREF～+0.25VREF时，校正开始介入，校正区间为
‑
0.375VREF～
‑
0.25VREF和
‑
0.25VREF～
‑
0.375VREF，超出这一范围就会引入误码，运放功耗降低，电荷分享容值降低。
附图说明
[0019]图1为本专利技术实施例中一级编码器电路示意图。
[0020]图2为本专利技术实施例中二级编码器电路示意图。
[0021]图3为本专利技术实施例中双位校正应与于14bit、200Msps ADC结构图。
[0022]图4为本专利技术实施例中一级编码器输出传函曲线图。
[0023]图5为本专利技术实施例中二级编码器输出传函曲线图。
[0024]图6为本专利技术实施例中双位移位校正后算法示意图。
具体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，其特征在于，包括依次连接的SH电路、多级串联的编码器电路和flash ADC电路，SH电路用于电荷分享或者电容翻转结构实现，每级编码器电路输出4位数字码，含两位校正码；多级串联的编码器电路包括一个一级编码器以及多个串联的二级编码器，flash ADC输出移位相加后的数字码。2.根据权利要求1所述的一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，其特征在于，一级编码器电路结构包括上半部分采样电路、下半部分采样电路、第一增益自举运算放大器(05)和第一编码器(06)，上半部分采样电路和下半部分采样电路分别与第一增益自举运算放大器(05)的反向输入端和同向输入端连接，第一编码器(06)根据接收上半部分采样电路和下半部分采样电路输出的数字码实现余差操作，上半部分采样电路和下半部分采样电路在前一级采样保持输出时闭合，闭环增益为4倍，上半部分采样电路和下半部分采样电路输出到下一级的电压幅值只有MDAC电路的一半，上半部分采样电路和下半部分采样电路的开关动作一致。3.根据权利要求2所述的一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，其特征在于，上半部分采样电路包括第一flash ADC(01)、第一开关电容阵列(02)、第一自举开关(103)、第一开关电容(101)和第一反馈电容(105)，第一flash ADC(01)的一端和第一开关电容阵列(02)的一端连接于第一编码器(06)，第一开关电容阵列(02)的另一端连接第一增益自举运算放大器(05)的反向输入端、第一开关电容(101)的一端和第一反馈电容(105)的一端，第一开关电容(101)的另一端连接第一自举开关(103)的一端，第一自举开关(103)的另一端接收输入ΔVin，第一反馈电容(105)的另一端接第一增益自举运算放大器(05)的电源正极。4.根据权利要求3所述的一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，其特征在于，上半部分采样电路和下半部分采样电路结构相同。5.根据权利要求1所述的一种用于CMOS图像传感器芯片级ADC的双位移位校正系统，其特征在于，多级串联的编码器电路包括一个一级编码器和四个串联的二级编码器，一级编码器和二级编码器...

【专利技术属性】
技术研发人员：何杰，李婷，曹天娇，袁昕，徐晚成，张曼，崔双韬，李海松，杨靓，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：