半导体存储装置及其制造方法制造方法及图纸

实施方式提供一种能够降低制造时的负载效应的影响的半导体存储装置及其制造方法。实施方式的半导体存储装置(10)的制造方法包括如下步骤：通过将绝缘层(30)与牺牲层(60)交替地积层而形成被加工部(70)；在被加工部(70)的表面(S11)上形成蚀刻掩模(300)；在作为蚀刻掩模(300)的一部分的第1区域，形成从蚀刻掩模(300)的表面(S20)到达被加工部(70)的表面(S11)的多个贯通孔(310)，且在蚀刻掩模(300)中与第1区域邻接的第2区域，形成使蚀刻掩模(300)的表面(S20)的一部分朝向被加工部(70)呈凹状避让而成的凹部(320)。呈凹状避让而成的凹部(320)。呈凹状避让而成的凹部(320)。

【技术实现步骤摘要】
半导体存储装置及其制造方法
[0001][相关申请][0002]本申请享有以日本专利申请2020
‑
132863号(申请日：2020年8月5日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]公开的实施方式涉及一种半导体存储装置及其制造方法。

技术介绍

[0004]例如在NAND(Not AND，与非)型闪速存储器之类的半导体存储装置中，是以贯通多个绝缘层与导体层交替地积层而成的积层部的方式设置柱状存储器柱。在各存储器柱，沿着其长度方向形成多个用来存储信息的存储单元。
[0005]制造如上所述的构成的半导体存储装置时，必须对成为积层部的部分进行蚀刻，形成用来配置存储器柱的多个凹部即存储器孔。此时，受所谓“负载效应”的影响，有一种趋势，在形成着多个凹部的区域中，与其它凹部相比，形成在端部的凹部处蚀刻速率降低。
[0006]例如，如果通过对蚀刻时使用的掩模进行OPC(Optical Proximity Correction，光学邻近修正)修正等，使形成在端部的凹部的内径比本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，具备：积层部，由绝缘层与导体层交替地积层而成；及多个存储器柱，贯通所述积层部；在沿着相对于所述积层部的表面垂直的方向观察的情况下，所述积层部具有设置着多个所述存储器柱的部分即第1区域、及与所述第1区域邻接且未设置所述存储器柱的部分即第2区域，将最靠近所述第1区域与所述第2区域的边界的位置上所形成的所述存储器柱设为第1存储器柱，将沿着相对于所述边界垂直的方向与所述第1存储器柱相邻的位置上所形成的所述存储器柱设为第2存储器柱时，所述积层部的表面中的所述第1存储器柱的宽度与该表面中的所述第2存储器柱的宽度彼此相同。2.根据权利要求1所述的半导体存储装置，其中在沿着相对于所述积层部的表面垂直的方向观察的情况下，将形成在沿着相对于所述边界垂直的方向与所述第2存储器柱相邻的位置且形成在与所述第1存储器柱相反侧的位置的所述存储器柱设为第3存储器柱时，在所述积层部的表面中，从所述第1存储器柱的缘到所述第2存储器柱的缘的最短距离与从所述第2存储器柱的缘到所述第3存储器柱的缘的最短距离彼此相等。3.一种半导体存储装置的制造方法，包括如下步骤：通过将绝缘层与牺牲层交替地积层而形成被加工部；在所述被加工部的表面上形成蚀刻掩模；以及在作为所述蚀刻掩模的一部分的第1区域，形成从所述蚀刻掩模的表面到达所述被加工部的表面的多个贯通孔，且在所述蚀刻掩模中与所述第1区域邻接的第2区域，形成使所述蚀刻掩模的表面的一...

【专利技术属性】
技术研发人员：叶末俊介，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：