半导体模块及其制造方法技术

本发明专利技术公开一种半导体模块及其制造方法。半导体模块包括基板、屏蔽结构及压电层。基板包括前侧与至少一半导体元件形成于前侧上。屏蔽结构形成于至少一半导体元件上。压电层形成于屏蔽结构上。于屏蔽结构上。于屏蔽结构上。

【技术实现步骤摘要】
半导体模块及其制造方法


[0001]本专利技术涉及一种半导体模块及其制造方法，且特别是涉及一种具有压电层的半导体模块及其制造方法。

技术介绍

[0002]现有的堆叠式半导体装置(stacked semiconductor apparatus)通常利用接合(bonding)技术使用个别半导体元件相互堆叠连接来完成。常见的接合技术包含打线接合(wire bonding)、倒装芯片(flip chip)、硅穿孔(through silicon via，简称TSV)等。
[0003]打线接合技术是利用金属线材完成半导体元件，例如芯片(chip)，与引线架(lead frame)或外部电路之间的电连接，依据焊接点的形状不同可分为楔型接合(wedge bonding)及球型接合(ball bonding)。倒装芯片技术是将芯片的正面翻转，利用锡铅球或凸块直接连接至基板。硅穿孔技术则是利用贯穿芯片的孔洞及填充于孔洞中的导电材料来完成垂直堆叠的半导体元件之间的电互连。
[0004]以现有技术中常见的前端模块(front end module，简称FEM)为例，事先在不同的制作工艺中分别制造声表面波(surface acoustic wave，简称SAW)滤波器与集成电路基板(IC substrate)，然后利用打线接合技术、倒装芯片技术、硅穿孔技术等接合技术来使声表面波滤波器与集成电路基板电连接，所形成的堆叠式半导体装置。然而，现有的接合技术面临许多严峻的挑战，例如接合声表面波滤波器与集成电路基板时的对准精确性、焊线品质的稳定性、额外的接合工序使个别半导体元件，例如声表面波滤波器，难以被良好地控制、以及额外的接合工序提高制造成本并降低整体半导体设备的整合度与效能等问题。
[0005]因此，如何提出一种改善半导体模块的整合度的技术是本领域业者不断努力的目标。

技术实现思路

[0006]本专利技术涉及一种半导体模块及其制造方法，可提高半导体模块的整合度、控制性与效能、并减少额外的接合工序，以改善前述现有问题。
[0007]本专利技术的一方面提出一种半导体模块。半导体模块包括一基板、一屏蔽结构及一压电层(piezoelectric layer)。基板包括一前侧与至少一半导体元件形成于前侧上。屏蔽结构形成于至少一半导体元件上。压电层形成于屏蔽结构上。
[0008]本专利技术的另一方面提出一种用以制造一半导体模块的方法。方法包括以下步骤：提供一基板，基板包括一前侧与至少一半导体元件形成于前侧上；在至少一半导体元件上形成一屏蔽结构；以及在屏蔽结构上形成一压电层。
[0009]根据上述实施例，在本专利技术所提供的半导体模块中，是先在前端模块上形成屏蔽结构，并且采用例如是沉积或接合技术直接在屏蔽结构上形成压电层，直接再进行后段工序以形成一或多个声表面波滤波器。相较于现有的技术方案，事先以制造工序形成滤波器，再采用额外的接合工序将已制作完成的滤波器安装至半导体模块的前端模块上，本专利技术所
提供的半导体模块可避免由于额外的接合工序而产生的对准精确性问题与焊线品质不稳定的问题。另外，由于不需要额外的接合工序，本专利技术提供的半导体模块中的声表面波滤波器可被良好地控制，且同时可改善半导体模块的整合度与效能，并降低制造成本
[0010]为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附的附图详细说明如下。
附图说明
[0011]图1是本专利技术一实施例的半导体模块的示意图；
[0012]图2A是本专利技术一实施例的导电结构的俯视示意图；
[0013]图2B是本专利技术一实施例的导电结构的俯视示意图；
[0014]图3是本专利技术另一实施例的半导体模块的示意图；
[0015]图4A～图4E是本专利技术一实施例的半导体模块的制造方法示意图。
具体实施方式
[0016]以下结合附图和具体实施例，对本专利技术进行详细描述。
[0017]本专利技术涉及一种半导体模块及其制造方法，半导体模块包括基板、屏蔽结构及压电层。基板包括前侧与至少一半导体元件形成于前侧上。屏蔽结构形成于至少一半导体元件上。压电层形成于屏蔽结构上。通过此些配置，半导体模块可不需要额外的接合工序，进而提升半导体模块的整合度、控制性与效能。
[0018]需注意的是，本专利技术并非显示出所有可能的实施例，未于本专利技术提出的其他实施态样也可能可以应用。再者，图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例的用途，而非用来作为限缩本专利技术保护范围。另外，实施例中的叙述，例如细部结构、制作工艺步骤和材料应用等等，仅为举例说明之用，并非对本专利技术欲保护的范围做限缩。实施例的步骤和结构的各细节可在不脱离本专利技术的精神和范围内根据实际应用制作工艺的需要而加以变化与修饰。以下是以相同/类似的符号表示相同/类似的元件做说明。
[0019]此外，在本篇内容中，所有方向性术语，例如「上表面」、「下表面」、「前侧」和「后侧」等，仅用于解释装置在某一特定姿态(例如是附图所示的姿态)下各部件之间的相对位置或相对方位关系。因此，如果在一个附图中所示的装置翻转，该方向性指示也相应地随之改变，但不应影响各部件之间的相对位置或相对方位关系。
[0020]此外，在本篇内容中如涉及「第一」、「第二」等叙述，其仅用于描述目的，而不能理解为指示或暗示其相对重要性或制造组装顺序，也不能理解为隐含所形容的技术特征的数量。
[0021]图1是本专利技术一实施例的半导体模块10的示意图。半导体模块10包括基板100、屏蔽结构107及压电层109。基板100包括至少一个形成于基板100前侧的半导体元件103。屏蔽结构107形成于半导体元件103上。压电层109形成于屏蔽结构107上。
[0022]在一实施例中，基板100可包括承载件101、第一线路层102与多个半导体元件103。承载件101提供于第一方向D1与第二方向D2交错形成的平面上，承载件101的上表面101U垂直于第三方向D3，第一方向D1、第二方向D2与第三方向D3两两相互垂直。半导体元件103形
成于承载件101的上表面101U上，第一线路层102设置于半导体元件103与承载件101的上表面101U之间以提供半导体元件103与承载件101之间的电连接。
[0023]在一实施例中，基板100的前侧可理解为基板100包括集成电路的一侧，前侧相对于没有设置集成电路的后侧；换言之，基板100的前侧可理解为在第三方向D3上和承载件101的上表面101U同方向。在一实施例中，承载件101可以是一种承载晶圆(handling wafer)，或是含硅基板。
[0024]在一实施例中，第一线路层102可包括层间介电材料(interlayer dielectric，ILD)102a。在一实施例中，可采用布线技术，在层间介电材料102a中形成金属内连线(interconnection)102b，以制备第一线路层102。在一实施例中，第一线路层102可包括重本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体模块，其特征在于，包括：基板，包括前侧与至少一半导体元件形成于该前侧；屏蔽结构，形成于该至少一半导体元件上；以及压电层，形成于该屏蔽结构上。2.如权利要求1所述的半导体模块，其特征在于，该屏蔽结构包括：第一屏蔽层，具有第一密度且堆叠于该至少一半导体元件上；以及第二屏蔽层，具有第二密度且堆叠于该第一屏蔽层上。3.如权利要求2所述的半导体模块，其特征在于，该第一密度大于该第二密度。4.如权利要求2所述的半导体模块，其特征在于，该第一密度小于该第二密度。5.如权利要求1所述的半导体模块，其特征在于，该屏蔽结构具有梯度密度(gradient density)。6.如权利要求5所述的半导体模块，其特征在于，该梯度密度随着远离该压电层的距离增加而降低。7.如权利要求5所述的半导体模块，其特征在于，该梯度密度随着远离该压电层的距离减少而降低。8.如权利要求1所述的半导体模块，其特征在于，还包括第一缓冲层形成于该屏蔽结构与该至少一半导体元件之间。9.如权利要求1所述的半导体模块，其特征在于，还包括第二缓冲层，形成于该屏蔽结构与该压电层之间。10.如权利要求1所述的半导体模块，其特征在于，还包括导电结构，嵌入该压电层中。11.如权利要求10所述的半导体模块，其特征在于，该导电结构包括叉指式换能器(interdigital transducer)。12.如权利要求1所述的半导体模块，其特征在于...

【专利技术属性】
技术研发人员：周志飙，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：