半导体装置制造方法及图纸

提供一种半导体装置，其中示出在具有绝缘表面的衬底上其间夹着层间绝缘层层叠多个场效应晶体管。多个场效应晶体管分别具有半导体层，该半导体层是通过从半导体衬底剥离半导体层之后在衬底上接合该半导体层的步骤制造的。多个场效应晶体管分别由提供半导体层的应变的绝缘膜覆盖。再者，将半导体层的与其晶面平行的晶轴设定为半导体层的沟道长度方向，由此可以制造具有ＳＯＩ结构的高性能化且及低耗电化的半导体装置。

【技术实现步骤摘要】

本专利技术涉及具有其绝缘表面上设置有半导体层的所谓的SOI(绝 缘体上硅；Silicon on Insulator )结构的半导体装置。
技术介绍
目前正在开发使用被称为绝缘体上硅(下面也称为SOI)的半导 体衬底的集成电路，该半导体衬底在绝缘表面上设置有较薄的单晶半 导体层而代替将单晶半导体锭切成薄片来制造的硅片。使用SOI衬底的集成电路因为降低晶体管和衬底之间的寄生电容以提高半导体集 成电路的性能而引人注目。作为制造SOI衬底的方法，已知氢离子注入分离法(例如参照专利文献l)。在氢离子注入分离法中，通过将氢离子注入到硅片， 在离其表面有预定深度的区域中形成微小气泡层，以该微小气泡层为 分离面来将较薄的硅层接合到另外的硅片。在该处理中，除了分离硅 层的热处理，还需要通过在氧化性气氛下进行热处理在硅层上形成氧化膜，然后去除该氧化膜，接着在1000。C至1300。C的温度下进行热处理来提高接合强度。另外，已经公开了在高耐热性玻璃等绝缘衬底上设置硅层的半导体装置(例如参照专利文献2)。该半导体装置具有如下结构使用 绝缘硅膜保护其热应变点为750。C以上的晶化玻璃的整个表面，并且 将通过氢离子注入分离法而得到的硅层固定在上述绝缘硅膜上。专利文献II日本专利特开加00-124092号公报 [专利文献21日本专利特开平ll-l63363号公报 在半导体装置的
中，该技术开发是以微细化为指路图过 来的。到现在为止，伴随着半导体装置的微细化，已实现了高速工作和低耗电化。然而，被要求实现半导体装置的高性能化及低耗电化，而不只是 依赖于微细加工技术。
技术实现思路
因此，本专利技术的目的在于在具有SOI结构的半导体装置中实现高性能化及低耗电化。此外，本专利技术的目的还在于提供具有进一步高 集成化了的高性能的半导体元件的半导体装置。在本专利技术中，其间夹着绝缘层层叠多个半导体元件如场效应晶体 管等。该半导体元件具有从半导体衬底分离并接合到具有绝缘表面的 支撑衬底的半导体层，并且该半导体层的沟道形成区域被施加应变。 通过在半导体层上形成绝缘膜而施加对半导体层的沟道形成区域的 应变。根据该绝缘膜所具有的应力是压缩应力还是拉伸应力，控制对 半导体层的沟道形成区域施加的应变是压缩应变还是拉伸应变。注 意，在本专利技术中，对半导体层的沟道形成区域的应变是至少在沟道长度方向上纟皮施加的。通过对半导体层的沟道长度方向施加适合于场效应晶体管的导 电型的应变，可以提高场效应晶体管的迁移率，因此可以实现进一步的高性能化。例如，通过将n沟道型场效应晶体管作为对半导体层施 加拉伸应变的应变晶体管可以提高迁移率，另一方面，通过将p沟道 型场效应晶体管作为对半导体层施加压缩应变的应变晶体管可以提 高迁移率。在本专利技术中，其间夹有栅极绝缘层、绝缘层、绝缘膜等并层叠的 下层的半导体层与上层的半导体层由贯通该栅极绝缘层、层间绝缘 层、以及上层的绝缘层的布线层电连接。在下层的半导体层和上层的 半导体层重叠并层叠的情况下，布线层可以贯通上层的半导体层并与 下层的半导体层接触地形成。当半导体层以重叠的方式紧密地层叠 时，可以制造进一步高集成化了的半导体装置。因为高性能的半导体元件可以采用叠层结构，可以制造进一步高集成化了的半导体装置。通过高集成化，缩小电路面积并减少布线电 容，可以实现低耗电化。当形成在下层的半导体元件上形成的上层的半导体元件时，形成 覆盖下层的半导体元件的层间绝缘层，在层间绝缘层上形成与该上层 的半导体层接合的绝缘层。因此，可以简单地接合上层的半导体元件的半导体层和绝缘层，并且可以提高半导体装置的可靠性及成品率。 另外，当形成场效应晶体管的半导体层通过分别接合到不同的绝缘层而形成时，可以减少场效应晶体管的半导体层之间的寄生电容或场效应晶体管的栅电极层之间的寄生电容。再者，因为使用从半导体衬底分离并转置的半导体层，通过选择半导体衬底可以控制场效应晶体管的晶面取向及沟道长度方向的晶轴。在本专利技术中，通过选择对流过场效应晶体管的沟道的载流子其迁 移率成为最高的半导体层的沟道形成区域的应变、晶面取向、晶轴， 减少载流子的有效质量，并且可以提高场效应晶体管的迁移率。因此， 可以实现场效应晶体管的高性能化。本专利技术的半导体装置的一个方式是在具有绝缘表面的衬底上分 别隔着层间绝缘层层叠多个场效应晶体管。多个场效应晶体管所具有 的半导体层从半导体衬底分离，该半导体层与具有绝缘表面的衬底或在层间绝缘层上分别设置的绝缘层接合。多个场效应晶体管分别由对 半导体层的沟道形成区域施加应变的绝缘膜覆盖。本专利技术的半导体装置的一个方式，在具有绝缘表面的衬底上以叠层结构具有第一场效应晶体管，该第一场效应晶体管包括第一半导 体层、第一栅极绝缘层、第一栅电极层、第一源电极层及第一漏电极 层；覆盖第一场效应晶体管的第一绝缘膜；第一绝缘膜上的层间绝缘 层；层间绝缘层上的第二场效应晶体管，该第二场效应晶体管包括第 二半导体层、第二栅极绝缘层、第二栅电极层、第二源电极层及第二 漏电极层；以及覆盖第二场效应晶体管的第二绝缘膜。第一场效应晶 体管与形成在第一半导体层和具有绝缘表面的衬底之间的第一绝缘层接合并设置在具有绝缘表面的衬底上，并且第二场效应晶体管与设 置在层间绝缘层上的第二绝缘层接合并设置在第一场效应晶体管上。根据本专利技术，在具有SOI结构的半导体装置中，可以实现高性能化和低耗电化。另外，也可以提供具有进一步高集成化了的高性能 的半导体元件的半导体装置。附图说明图1A和1B是说明本专利技术的半导体装置的图2A和2B是说明本专利技术的半导体装置的制造方法的图3A至3D是说明本专利技术的半导体装置的制造方法的图4A至4D是说明本专利技术的半导体装置的制造方法的图5A至5E是说明本专利技术的半导体装置的制造方法的图6A至6D是说明本专利技术的半导体装置的制造方法的图7A至7F是说明本专利技术的半导体装置的制造方法的图8A至8D是说明本专利技术的半导体装置的制造方法的图9是表示根据本专利技术的半导体装置获得的微处理器的结构的框图10是表示根据本专利技术的半导体装置获得的RFCPU的结构的框图iiA至iiG是说明本专利技术的半导体装置的应用例的图； 图12是说明本专利技术的半导体装置的图13A和13B是说明本专利技术的半导体装置的图14A至14C是说明本专利技术的半导体装置的应用例的图15A至15D是说明本专利技术的半导体装置的制造方法的图16A至16D是说明本专利技术的半导体装置的制造方法的图17A至17C是说明本专利技术的半导体装置的制造方法的图18A和18B是说明可应用于本专利技术的半导体装置的制造装置的图19是说明可应用于本专利技术的半导体装置的制造装置的图；图20是说明可应用于本专利技术的半导体装置的制造装置的图； 图21A和21B是说明本专利技术的半导体装置的图； 图22A和22B是说明本专利技术的半导体装置的图； 图23是说明本专利技术的半导体装置的图； 图24是说明本专利技术的半导体装置的图。具体实施例方式下面，关于本专利技术的实施方式参照附图给予详细说明。但是，本 专利技术不局限于以下说明，所属
的普通技术人员可以很容易地 理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式 而不脱离本专利技术的宗旨及其范围。因此，本专利技术不应该被解释为仅限定在以下实施方式所记载的内容中。另外，本文档来自技高网...

【技术保护点】
一种半导体装置，包括：　具有绝缘表面的衬底；　形成在所述绝缘表面上的第一场效应晶体管；　形成在所述第一场效应晶体管上的第一绝缘层；　形成在所述第一绝缘层上的层间绝缘层；　形成在所述层间绝缘层上的第二场效应晶体管；以及　形成在所述第二场效应晶体管上的第二绝缘层，　其中，所述第一场效应晶体管和所述第二场效应晶体管分别包括单晶半导体层，　所述第一场效应晶体管的单晶半导体层掺杂有对所述第一场效应晶体管的单晶半导体层赋予第一导电性的第一杂质，　所述第二场效应晶体管的单晶半导体层掺杂有对所述第二场效应晶体管的单晶半导体层赋予第二导电性的第二杂质，　所述第一导电性与所述第二导电性相反，　所述第一绝缘层布置为对所述第一场效应晶体管的单晶半导体层的沟道形成区域提供拉伸应变和压缩应变中之一，　所述第二绝缘层布置为对所述第二场效应晶体管的单晶半导体层的沟道形成区域提供与对所述第一场效应晶体管的单晶半导体层的沟道形成区域提供的应变相反的应变。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山崎舜平，矶部敦生，乡户宏充，冈崎丰，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]