一种双向硅控整流器制造技术

本发明专利技术提出一种双向硅控整流器，包括衬底外延晶体、硅控整流器区域及触发区域，硅控整流器区域及触发区域位于衬底外延晶体上，硅控整流器一端通过金属连接至输入端IO1，另一端通过金属连接至输出端IO2，形成IO1

【技术实现步骤摘要】
一种双向硅控整流器


[0001]本专利技术涉及半导体器件，尤其涉及一种双向硅控整流器。

技术介绍

[0002]近年来，集成电路制造技术发展迅速，带来电子产品快速的更新换代，为了保证电子产品的质量和可靠性，其芯片和对外接口的电路必须具备一定等级的抗ESD(Electro
‑
Static discharge，静电放电)能力，因此需要越来越多的防护器件。可控硅作为一种单位面积鲁棒性强，寄生电容小的保护器件被广泛应用到各类产品中。传统的SCR(Silicon Controlled Rectifier，硅控整流器)结构如图1所示，为两个背靠背三极管串联，在阳极和阴极之间形成一个P+/NW/PW/N+通路，当阳极到阴极的脉冲电流逐渐增大时，NW/PW形成的二极管会首先发生雪崩击穿，随后体内的电流逐渐增大，当流经电阻R1和R2上的电压达到0.7V时，PNP三极管P+/NW/PW和NPN三极管NW/PW/N+会先后启动，从而在体内形成正反馈通路，快速泄放ESD电流。常规SCR结构中，触发电压(Vtr)为NW/PW的雪崩击穿电压，其值较大，容易损伤栅氧，造成后级电路过早失效，不适合应用于低压电路保护。
[0003]另一方面，越来越多的电子产品拥有USB3.0及HDMI1.4以上的数据接口，其传输速率达到Ghz以上，保护器件需提供更低的电容才能保证传输信号的完整性，因此电容成为保护器件的关键参数之一。如图1所示的传统结构中，器件的寄生电容主要由NW/PW、NW/P衬底两个结面形成，通常采用较浓的NW工艺实现低触发电压，势必带来较大的寄生电容。因此，如何同时实现低触发电压和低寄生电容成了一个亟待解决的问题。

技术实现思路

[0004]本专利技术的目的是提供一种双向硅控整流器，以实现低触发电压和低寄生电容。
[0005]本专利技术为解决其技术问题所采用的技术方案是：
[0006]一种双向硅控整流器，包括：
[0007]衬底外延晶体；
[0008]硅控整流器区域，该硅控整流器区域位于衬底外延晶体上；
[0009]触发区域，该触发区域位于衬底外延晶体上；
[0010]其中：
[0011]硅控整流器一端通过金属连接至输入端IO1，另一端通过金属连接至输出端IO2，形成IO1
‑
IO2和IO2
‑
IO1两个方向的ESD(Electro
‑
Static discharge，)和EOS(Electrical Over Stress，过电压破坏)保护。
[0012]在本专利技术的一个实施例中，衬底外延晶体包括N型导电衬底及P型导电外延；硅控整流器区域包含第一N型阱区、第二N型阱区及第一P型阱区，第一P型阱区位于第一N型阱区和第二N型阱区之间；第一N型阱区中包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输入端口IO1；第二N型阱区包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输出端口IO2；触发区域包含两
个N型掺杂区和一个P型掺杂区，N型掺杂区位于P型掺杂区两侧，并且一个N型掺杂区与第一N型阱区相接，另一个N型掺杂区与第二N型阱区相接，P型掺杂区位于第一P型阱区上，并与N型掺杂区相接，且N型掺杂区和P型掺杂区均为浮空区域。
[0013]进一步，在该实施例中，双向硅控整流器还包括：
[0014]隔离结构，该隔离结构为填充SIO2或者多晶的深隔离槽(Deep Trench Isolation，DTI)，或为结深较深的N型掺杂阱。
[0015]P型重掺杂区域、N型阱区、P型阱区形成三极管PNP，N型阱区、P型阱区和N型阱区形成三极管NPN，P型阱区、N型和P型重掺杂区形成另一三极管PNP。
[0016]触发电压由N型掺杂区和P型掺杂区所形成的二极管的雪崩电压控制，N型掺杂区和P型掺杂区中至少一个区域为重掺杂区。
[0017]当N型掺杂区为重掺杂区时，其工艺同N型重掺杂区，通过调整P型掺杂区的注入剂量，实现低触发电压；当P型掺杂区为重掺杂区时，其工艺同P型重掺杂区，通过调整N型掺杂区注入剂量，实现低触发电压。
[0018]该双向硅控整流器以触发区域中P型掺杂区为对称轴，硅控整流器区域和触发结区域对称地分布其左右，其中硅控整流器区域为长条插指型，触发结区域N型掺杂区和P型掺杂均为分段块状。
[0019]上述双向硅控整流器对后级电路实现双向对称保护，即从第一输入端口IO1至第二输出端口IO2的通流路径，与从第二输入端口IO2至第一输入端口的通流路径完全相同。
[0020]当信号从第一端口IO1输入时，由于触发区内的N型掺杂区与P型掺杂区102所形成的PN结两侧浓度较大，会首先发生雪崩击穿，其电流从N型阱区流通至P型阱区，随着电流的增大，P型阱区与N型阱区的正向电压逐渐增大，当这个电压大于0.7V时，NW/PW/NW三极管会进入放大区域，随后其他三极管相继进入放大区，三极管内部形成正反馈，从而泄放大电流。
[0021]在一个实施例中，N型掺杂区对称地位于P型掺杂区下方。
[0022]与实施实例一的区别在于触发区域工艺不同，采用较大的注入能量可以实现这一方案。其益处是充分利用体内面积，减小器件表面面积，在小尺寸工艺中可以避免套刻偏差的影响。其中N型掺杂区与N型阱区有部分面积交叠，但N型阱区和N型阱区中的N型掺杂区不可跨过P型阱区相接。在该实施实例中，双向硅控整流器的触发电压仍由触发区N型掺杂区与P型掺杂区所形成的二极管控制，优选的，P型掺杂区为重掺杂区，调整N型掺杂区的注入剂量实现低触发电压和低漏流特性，同时N型掺杂区和P型掺杂区亦可设计为分段块状注入，降低寄生电容。
[0023]在本专利技术的一个实施例中，硅控整流器区域包含第一P型阱区和第二P型阱区，第一N型阱区；第一N型阱区位于第一P型阱区和第二P型阱区之间；第一P型阱区中包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输入端口IO1；第二P型阱区中包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输出端口IO2；其中P型阱区、N型阱区和P型阱区形成三极管PNP，N型重掺杂区、P型阱区、N型阱区以及N型阱区、P型阱区、N型中掺杂区形成两个三极管NPN；
[0024]触发区域包含两个P型掺杂区和一个N型掺杂区，P型掺杂区位于N型掺杂区两侧，并且一个P型掺杂区与第一P型阱区相接，另一个P型掺杂区与第二P型阱区相接，N型掺杂区
位于第一N型阱区上，并与P型掺杂区相接，且P型掺杂区和N型掺杂区均为浮空区域。
[0025]触发电压由N型掺杂区和P型掺杂区所形成的二极管的雪崩电压控制，N型掺杂区和P型掺杂区中至少一个区域为重掺杂区，当N型掺杂区为重掺杂区时，其工艺同N型重掺杂区，通过调整P型掺杂区的注入剂量，实现低触发电压；当P型掺杂区为重掺杂区时，其工艺同P型重掺杂区，通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双向硅控整流器，包括：衬底外延晶体；硅控整流器区域，该硅控整流器区域位于衬底外延晶体上；触发区域，该触发区域位于衬底外延晶体上；其特征在于：硅控整流器一端通过金属连接至输入端IO1，另一端通过金属连接至输出端IO2，形成IO1
‑
IO2和IO2
‑
IO1两个方向的ESD和EOS保护。2.根据权利要求1所述的一种双向硅控整流器，其特征在于：衬底外延晶体包含N型导电衬底及P型导电外延；硅控整流器区域包含第一N型阱区、第二N型阱区及第一P型阱区，第一P型阱区位于第一N型阱区和第二N型阱区之间；第一N型阱区中包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输入端口IO1；第二N型阱区包含N型重掺杂区和P型重掺杂区，N型重掺杂区和P型重掺杂区通过金属相连，并连接至输出端口IO2；触发区域包含两个N型掺杂区和一个P型掺杂区，N型掺杂区位于P型掺杂区两侧，并且一个N型掺杂区与第一N型阱区相接，另一个N型掺杂区与第二N型阱区相接，P型掺杂区位于第一P型阱区上，并与N型掺杂区相接，且N型掺杂区和P型掺杂区均为浮空区域。3.根据权利要求2所述的一种双向硅控整流器，其特征在于，该双向硅控整流器还包括：隔离结构，该隔离结构位于衬底外延晶体中，其为填充SIO2或者多晶的深隔离槽，或为结深较深的N型掺杂阱。4.根据权利要求2所述的一种双向硅控整流器，其特征在于：P型重掺杂区域、N型阱区、P型阱区形成三极管PNP，N型阱区、P型阱区和N型阱区形成三极管NPN，P型阱区、N型和P型重掺杂区形成另一三极管PNP。5.根据权利要求2所述的一种双向硅控整流器，其特征在于：...

【专利技术属性】
技术研发人员：吴昊，陆亚斌，
申请(专利权)人：深圳傲威半导体有限公司，
类型：发明
国别省市：