一种基于电源管理的静电防护芯片及其制备方法技术

本发明专利技术公开了基于电源管理的静电防护芯片，包括衬底、形成在衬底上的第一外延层、自第一外延层延伸至衬底内的沟槽，沟槽内填充第二外延层，位于衬底内并连接第一外延层、沟槽侧壁和底部的第一注入区，形成在第一外延层内间隔排列的第二注入区，形成在第一外延层、第二外延层上的氧化硅层，形成在氧化硅层上的多晶硅层、多晶硅层上的介质层，贯穿介质层、多晶硅层和氧化硅层并连接第二注入区的第一接触孔，贯穿介质层连接多晶硅层并与第二外延层对应设置的第二接触孔，形成在介质层上并填充第一接触孔、第二接触孔的第一金属层，以及形成在衬底下表面的第二金属层。本发明专利技术还提供了基于电源管理的静电防护芯片的制备方法，寄生电容小，响应速度快和器件面积小，提升了器件的工作性能。作性能。作性能。

【技术实现步骤摘要】
一种基于电源管理的静电防护芯片及其制备方法


[0001]本专利技术属于半导体制造工艺
，具体涉及一种基于电源管理的静电防护芯片。

技术介绍

[0002]随着半导体器件日益趋向于小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至会出现致命的伤害，从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器(TVS)通常用来保护铭感电路免受浪涌的冲击，瞬态电压抑制器可以通过改变浪涌放电通路和自身的钳位电压突起来起到电路保护作用。为了节省芯片面积和获得更高的抗浪涌能力而采用沟槽TVS，沟槽TVS的结面形成于纵向的沟槽侧壁，在相同的芯片面积下，它有更多的有效结面积即更强的放电能力。
[0003]静电放电(ESD)和一些电压浪涌形成随机出现的瞬态电压，通常出存在于各种电子器件中，低电容TVS结构适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。在快充电源管理系统中大量使用TVS作为电路保护器件，快充电源管理系统对信号衰减和寄生电容的干扰非常敏感，低电容TVS芯片对提升快充电源管理系统本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于电源管理的静电防护芯片，其特征在于，包括：第一导电类型的衬底；形成在所述衬底上表面的第二导电类型的第一外延层；自所述第一外延层延伸至所述衬底内的沟槽，所述沟槽内填充有第一导电类型的第二外延层，位于所述衬底内并连接所述第一外延层、所述沟槽侧壁和所述沟槽底部的第一导电类型的第一注入区；形成在所述第一外延层内并关于所述第二外延层对称设置的第一导电类型的第二注入区；形成在所述第一外延层、所述第二外延层上表面的氧化硅层，形成在所述氧化硅层上表面的多晶硅层、所述多晶硅层上表面的介质层，贯穿所述介质层、所述多晶硅层和所述氧化硅层并连接所述第二注入区的第一接触孔，贯穿所述介质层连接所述多晶硅层并与所述第二外延层对应设置的第二接触孔；形成在所述介质层上并填充所述第一接触孔、所述第二接触孔的第一金属层，以及形成在所述衬底的下表面的第二金属层。2.根据权利要求1所述的基于电源管理的静电防护芯片，其特征在于，所述介质层、所述多晶硅层和所述氧化硅层的厚度依次较小。3.根据权利要求1所述的基于电源管理的静电防护芯片，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型，采用干法刻蚀形成所述沟槽。4.根据权利要求1所述的基于电源管理的静电防护芯片，其特征在于，所述第一外延层的掺杂浓度小于所述第二外延层的掺杂浓度。5.一种基于电源管理的静电防护芯片的制备方法，其特征在于，包括以下步骤：提供第一导电类型的衬底，在所述衬底上表面形成第二导电类型的第一外延层；自所述第一外延层延伸...

【专利技术属性】
技术研发人员：陈石元，戴莉平，陈春华，
申请(专利权)人：深圳市鑫飞宏电子有限公司，
类型：发明
国别省市：