堆迭式封装件制造技术

一种堆迭式封装件包含一第一封装件、一第二封装件以及一导电胶膜。第一封装件中设置一第一导电引脚，其至少一部分显露于第一封装件的封装体表面。导电胶膜则设置于第一封装件以及第二封装件之间，其可粘着第一封装件以及第二封装件，并电性连接第一导电引脚以及第二封装件。所述的堆迭式封装件可改善接脚间短路的情形。

【技术实现步骤摘要】

本专利技术是有关一种堆迭式封装件，特别是一种堆迭导线架封装件的堆迭式封 装件。
技术介绍
目前电子设备朝向轻薄短小且多功能的趋势发展，传统的单一芯片封装技术 已逐渐无法满足需求。在此前提下，将各种不同功能的芯片利用各种堆迭的封装方 式来减少封装体积和封装厚度，即为目前封装技术的发展重点，其中一种堆迭封装技术为堆迭式封装件(Package on Package, POP)。堆迭式封装件是将两个独立封装完成的封装件以制作工艺技术加以堆迭。由 于两个封装件是分别经封装、测试后，再彼此堆迭粘着在一起，因此可减少制作工 艺风险，进而提高产品合格率。已知的堆迭式封装件是以焊锡来电性连接两个封装 件。然而，导线架封装件的堆迭制作工艺逐渐遇到瓶颈。举例而言，随着导线架封 装件的接脚数目提高、接脚间距变窄，以焊锡来电性连接两个导线架封装件易造成 接脚短路；再制导线架封装件时，易损伤封装件的封装及可焊性等。综上所述，如何改善导线架封装件的堆迭结构以提升产品合格率便是目前极 需努力的目标。
技术实现思路
针对上述问题，本专利技术目的是提供一种堆迭式封装件，可有效改善制作工艺， 并提升产品制作的合格率。为了达到上述目的，本专利技术的堆迭式封装件包含一第一封装件、 一第二封装 件以及一导电胶膜。第一封装件包含一具有一第一内引脚以及一第一外引脚的第一 导线架； 一与第一内引脚电性连接的第一芯片以及第一导电引脚；以及一包覆第一 内引脚、第一芯片以及第一导电引脚的第一封装体，其中第一导电引脚至少一部分显露于第一封装体表面。第二封装件包含一具有一第二内引脚以及一第二外引脚的 第二导线架； 一与第二内引脚电性连接的第二芯片；以及一包覆第二内引脚以及第 二芯片的第二封装体。导电胶膜则设置于第一封装件以及第二封装件之间，用以粘 着第一封装件以及第二封装件，并电性连接第一导电引脚以及第二封装件。本专利技术是于导线架封装件中设置导电引脚作为堆迭封装件间的导电接点，并 以导电胶膜作为堆迭封装件间的导电及粘着材料，因此，其可有效改善接脚间短路 的情形。附图说明以下通过具体实施例配合附图进行详细说明，以便更容易了解本专利技术的目的、
技术实现思路
、特点及其所达成的功效，其中图1为一剖面图，显示本专利技术一较佳实施例的堆迭式封装件的结构。 图2为一剖面图，显示本专利技术另一较佳实施例的堆迭式封装件的结构。 图3为一剖面图，显示本专利技术又一较佳实施例的堆迭式封装件的结构。具体实施例方式本专利技术的一较佳实施例的堆迭式封装件是将两个各自经过封装、测试后的导 电架封装件加以堆迭。请参照图l，本专利技术的堆迭式封装件包含一第一封装件1、一第二封装件2以及一导电胶膜3。第一封装件1包含一第一导线架11、 一第一芯片12、 一第一导电引脚16以 及一第一封装体17。第一导线架ll具有第一内引脚lll以及第一外引脚112。第 一芯片12以适当方式与第一内引脚111电性连接，于此实施例中，第一芯片12 是以引线15与第一内引脚111电性连接。如此第一芯片12即可以第一外引脚112 与外部电性连接。第一导电引脚16亦与第一内引脚111电性连接。第一封装体17 则包覆第一内引脚lll、第一芯片12以及第一导电引脚16。此外，第一导电引脚 16至少有一部分显露于第一封装体17的表面，以作为一第一导电部161。第一封 装件1可为一薄型小尺寸封装(Thin Small Outline Package, TSOP)或小尺寸J型引 脚封装(Small Outline J-Lead， SOJ)，于此实施例中，第一封装件1为薄型小尺寸封 装。如图1所示，第一封装件l亦可包含多个芯片，例如第一芯片12、 13彼此堆 迭，较佳者，可再以一间隔件14来分隔第一芯片12、 13，以避免引线15接触到 堆迭芯片的底面。需注意者，所属
中具有通常技术者可利用现有技术依需 求将功能相同或不相同的芯片加以堆迭封装，故在此不再赘述相关堆迭及封装的技 术。请再参照图l，第二封装件2包含一第二导线架21、 一第二芯片22以及一第 二封装体26。第二导线架21具有一第二内引脚211以及一第二外引脚212。第二 芯片22亦以引线25与第二内引脚211电性连接。第二封装体26即包覆第二内引 脚211以及第二芯片22以形成第二封装件2。于此实施例中，第二封装件2为小 尺寸J型引脚封装。相似于第一封装件l，第二封装件2亦可包含多个芯片，于此 实施例中，第二芯片22、 23彼此堆迭并以间隔件24使第二芯片22、 23有一适当 间距。接续上述说明，导电胶膜3设置于第一封装件1以及第二封装件2之间。导 电胶膜3可使第一封装件1以及第二封装件2彼此粘着，并使第一导电引脚16露 出的第一导电部161可与第二封装件2电性连接。举例而言，导电胶膜3可为各向 异性的导电胶膜(Anisotropic Conductive Film， ACF)。于图l所示的实施例中，第 二封装件2是以第二外引脚212与第一封装件1电性连接。请参照图2，说明本专利技术另一较佳实施例的堆迭式封装件。第一封装件l'与图 1所示的第一封装件1的结构相似，两者的差别在于第一导电引脚16的第一导电 部161是突出于第一封装体17表面，而具有一高度Hl。第二封装件4与图1所示 的第二封装件2的结构亦相似，两者的差别在于第二封装件4还包含一第二导电引 脚41。第二导电引脚41的至少一部分显露出第二封装体26以形成第二导电部411， 较佳者，第二导电部411突出于第二封装体26的表面，而具有一高度H2。依据图 2所示的结构，第二封装件4以导电胶膜3堆迭以及粘着于第一封装件1'，并能够 以第二导电引脚41的第二导电部411与第一封装件1'的第一导电部161电性连接。请参照图3，说明本专利技术又一较佳实施例的堆迭式封装件。封装件5与图2 所示的第二封装件4的结构相似。两者的差别在于封装件5的导电引脚52的导电 部521并未突出于封装体53的表面。依据封装件5的结构，封装件5能够彼此堆6迭，并以导电胶膜3粘着。此外，上层封装件5能够以导线架51的外引脚512与 下层封装件5的导电引脚52的导电部521电性连接。综合上述，本专利技术的堆迭式封装件其于封装件中设置导电引脚作为堆迭封装 件间的导电接点，此外，并以导电胶膜作为堆迭封装件间的导电及粘着材料。因此， 通过导电胶膜的特性，接脚间短路的情形可有效改善，进而提升产品的合格率。以上所述的实施例仅是为说明本专利技术的技术思想及特点，其目的在使熟悉此 项技术的人士能够了解本专利技术的内容并据以实施，当不能以其限定本专利技术的专利范 围，即凡根据本专利技术所揭示的精神所作的等同的改变化或替换，仍应涵盖在本专利技术 的专利范围内。本文档来自技高网...

【技术保护点】
一种堆迭式封装件，包含：　一第一封装件，其包含：　一第一导线架，其具有一第一内引脚以及一第一外引脚；　一第一芯片，其与该第一内引脚电性连接；　一第一导电引脚，其与该第一内引脚电性连接；以及　一第一封装体，其包覆该第一内引脚、该第一芯片以及该第一导电引脚，其中该第一导电引脚至少一部分显露于该第一封装体表面；　一第二封装件，其与该第一封装件彼此堆迭，其包含：　一第二导线架，其具有一第二内引脚以及一第二外引脚；　一第二芯片，其与该第二内引脚电性连接；以及　一第二封装体，其包覆该第二内引脚以及该第二芯片；以及　一导电胶膜，其设置于该第一封装件以及该第二封装件之间，用以粘着该第一封装件以及该第二封装件，并电性连接该第一导电引脚以及该第二封装件。

【技术特征摘要】
1. 一种堆迭式封装件，包含一第一封装件，其包含一第一导线架，其具有一第一内引脚以及一第一外引脚；一第一芯片，其与该第一内引脚电性连接；一第一导电引脚，其与该第一内引脚电性连接；以及一第一封装体，其包覆该第一内引脚、该第一芯片以及该第一导电引脚，其中该第一导电引脚至少一部分显露于该第一封装体表面；一第二封装件，其与该第一封装件彼此堆迭，其包含一第二导线架，其具有一第二内引脚以及一第二外引脚；一第二芯片，其与该第二内引脚电性连接；以及一第二封装体，其包覆该第二内引脚以及该第二芯片；以及一导电胶膜，其设置于该第一封装件以及该第二封装件之间，用以粘着该第一封装件以及该第二封装件，并电性连接该第一导电引脚以及该第二封装件。2. 根据权利要求1所述的堆迭式封装件，其特征在于该导电胶膜为一各向异性 的导电胶膜。3. 根据权利...

【专利技术属性】
技术研发人员：陈锦弟，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]