【技术实现步骤摘要】
本专利技术一般涉及一种半导体器件,特别涉及半导体器件的动作速度及其高集成化的改进。本专利技术还涉及制造该半导体器件的方法。通常采用CMOS(互补MOS)晶体管作为半导体存储器件的外围电路,因为其功耗小、动作速度快。关于CMOS晶体管的结构,首先在P型半导体基片中形成一N阱和一P阱。然后,在N阱的预定部位内形成另一P阱,以分别在N阱和P阱上建成一P型MOSFET和一N型MOSFET。在N阱预定部位内形成P阱容许对P型半导体基片和对P阱施加不同的电压,这是由于N阱使P阱与P型基片电隔离。为更好地了解本专利技术的技术背景,下面结合附图说明图1介绍制造半导体器件的常规方法。首先,参照图1A,该图表示利用N阱掩模的离子注入工艺。如该图所示,N型杂质被注入到被覆以N型掩模的P型半导体基片1的预定面积,形成一N阱区域2。参照图1B,采用P阱掩模,使P型杂质注入到P型基片1的邻近N阱区域2的预定面积和N阱区域内,分别形成比N阱区域浅的第一P阱区域3A和第二P阱区域3B。参照图1C,在N阱区域2和第一P阱区域3A之间边界及N阱区域2)和第二P阱区3B之间的边界通过LOCOS(硅局部氧化)工艺形成隔离元件用的绝缘膜4,在P型基片的预定表面上形成栅结构,它包括栅氧化膜5和栅电极6,并进行离子注入处理。对N阱区域注入P型杂质,建立源/漏极8,于是获得一P型MOSFET。另一方面,使N型杂质注入到第一P阱区3A及第二P阱区域3B,以建立源/漏极7,于是得到N型MOSFET。然而,这种常规方法难以获得高集成化的半导体器件,因为用LOCOS工艺所形成的隔离元件的绝缘膜还有鸟嘴产生 ...
【技术保护点】
一种半导体器件,该器件包括: 一个第一导电类型的半导体基片; 在所说的半导体基片的预定面积内所形成的一个第二导电类型的阱区; 第一导电类型的一个第一阱区和第一导电类型的一个第二阱区,它们形成在除所述半导体基片的所述第二导电类型的所述阱区的相对侧面之外的位置上; 分别形成在所说的第二导电类型的阱区和所说的第一导电类型的第一阱区之间、在所说的第二导电类型的阱区和所说的第一导电类型的第二阱区、以及在所说的第一导电类型的第二阱区和所说的第一导电类型的半导体基片之间的各边界上的深槽元件的隔离膜;以及 在所说的第一导电类型的第二阱区之下所形成的第二导电类型的隐埋区,用于使所说的第二阱区与所说的第一导电类型的半导体基片的电隔离。
【技术特征摘要】
KR 1994-6-8 94-128211.一种半导体器件,该器件包括一个第一导电类型的半导体基片;在所说的半导体基片的预定面积内所形成的一个第二导电类型的阱区;第一导电类型的一个第一阱区和第一导电类型的一个第二阱区,它们形成在除所述半导体基片的所述第二导电类型的所述阱区的相对侧面之外的位置上;分别形成在所说的第二导电类型的阱区和所说的第一导电类型的第一阱区之间、在所说的第二导电类型的阱区和所说的第一导电类型的第二阱区、以及在所说的第一导电类型的第二阱区和所说的第一导电类型的半导体基片之间的各边界上的深槽元件的隔离膜;以及在所说的第一导电类型的第二阱区之下所形成的第二导电类型的隐埋区,用于使所说的第二阱区与所说的第一导电类型的半导体基片的电隔离。2.一种根据权利要求1的半导体器件,其中所说的第一导电类型是P型,而所说的第二导电类型是N型。3.一种根据权利要求1的半导体器件,其中所说的深槽元件隔离膜比所说的第二导电类型的阱区深,以便所说的第二导电类型的阱区与所说的第一导电类型的第一阱区及所说的第一导电类型的第二阱区电隔离,并使所说的第二导电类型的阱区侧表面与邻近的半导体基片电隔离。4.一种根据权利要求1的半导体器件,其中所说的第一导电类型的第一和第二阱区处于比所说的第二导电类型的隐埋区浅的位置。5.一种根据权利要求1的半导体器件,其中所说的第二导电类型的隐埋区介于所说的深槽元件隔离膜之间且位于所说的第一导电类型的第二阱区之下。6.一种半导体器件,该器件包括一个第一导电类型的半导体基片;在所说的半导体基片预定面积内所形成的一个第二导电类型的阱区;一个第一导电类型的第一阱区和一个第一导电类型的第二阱区,它们形成在除所述半导体基片的所述第二导电类型的所述阱区的相对侧面之外的位置上;分别形成在所说的第二导电类型的阱区和所说的第一导电类型的第一阱区之间、在所说的第二导电类型的阱区和所说的第一导电类型的第二阱区之间、...
【专利技术属性】
技术研发人员:金载甲,
申请(专利权)人:现代电子产业株式会社,
类型:发明
国别省市:KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。