一种防止电路板阻抗不良的制作方法技术

本发明专利技术公开了一种防止电路板阻抗不良的制作方法，在制作线路板上的内外层线路时，使内外层的阻抗线线宽在设计所需线宽加蚀刻补偿的基础上再增加5μm。本发明专利技术方法通过增加阻抗线的宽度去对冲介质厚度对阻抗的影响，解决因介厚影响的阻抗不良问题。因介厚影响的阻抗不良问题。

【技术实现步骤摘要】
一种防止电路板阻抗不良的制作方法


[0001]本专利技术涉及印制线路板制作
，具体涉及一种防止电路板阻抗不良的制作方法。

技术介绍

[0002]随着科技发展，尤其在积体电路的材料之进步，使运算速度有显著提升，促使积体电路走向高密度﹑小体积，单一零件，这些都导致今日及未來的印刷电路板走向高频响应，高速率数位电路之运用，也就是必須控制线路的阻抗﹑低失真﹑低干扰及低串音及消除电磁干扰EMI，客户对阻抗控制要求越来越严，而阻抗管控数目也越来越多。
[0003]PCB(印刷电路板)厂家制作有单端阻抗要求的PCB时会在板边设计一个阻抗条，阻抗条包含有需要阻抗控制的阻抗线；众所周知，PCB阻抗计算公式：Zo＝[87/(Er+1.41)1/2]xln[5.98H/(0.8W+T)][0004]Er:材料介电常数，一般材料选定，Er固定，FR
‑
4的Er一般取4.2；
[0005]H:绝缘层厚度；
[0006]W：印制线宽度；
[0007]T：印制线厚度；
[0008]由以上公式可以看出，影响阻抗值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防止电路板阻抗不良的制作方法，其特征在于，在制作线路板上的内外层线路时，使内外层的阻抗线线宽在设计所需线宽加蚀刻补偿的基础上再增加5μm。2.根据权利要求1所述的防止电路板阻抗不良的制作方法，其特征在于，在线路板上制作内层线路时，使线路间距≥89μm。3.根据权利要求2所述的防止电路板阻抗不良的制作方法，其特征在于，在线路板上制作外层线路时，使线路间距≥100μm。4.根据权利要求1所述的防止电路板阻抗不良的制作方法，其特征在于，增加的5μm线宽在阻抗线的单侧进行补偿。5.根据权利要求1
‑
4任一项所述的防止电路板阻抗不良的制作方法，其特征在于，包括以下步骤：S1、按拼板尺寸开出芯板；S2、在芯板上制作内层线路，且内层线路中的阻抗线线宽在设计所需线宽加蚀刻补偿的基础上再增加5μm；S3、按排板顺序将芯板和外层铜箔通过半固化片压合成生...

【专利技术属性】
技术研发人员：冯强，宋道远，王艳锋，
申请(专利权)人：深圳崇达多层线路板有限公司，
类型：发明
国别省市：