【技术实现步骤摘要】
本专利技术涉及一种SOI衬底,特别是涉及在一对半导体衬底之间的接触面上提供的绝缘图形中的改进。近年来,随着键合技术的改进,诸如绝缘体上硅薄膜衬底(SOI衬底)的彼此键合的多层叠衬底的应用领域也得到了发展。SOI衬底有一个诸如掩埋的氧化硅层的绝缘掩埋层,其对例如功率器件的高电压器件起着不导电的绝缘衬底的作用。对于功率器件,需要在高电压和高可靠性下提高它们的集成密度。在这种情况下,目前正在对所谓"智能功率器件"的新器件进行开发。为了实现这种智能功率器件,在衬底中部分和有选择地形成绝缘体上硅薄膜结构,以便将一纵向功率MOS场效应晶体管电路与一控制电路集成在一块单一的芯片上。这种功率器件例如在日本专利公开No.4-29353中已被公开。附图说明图1是一个普通的智能功率器件的局部纵剖面视图,其中示出了控制电路区域110和一纵向功率MOS场效应晶体管电路区120的集成。该SOI衬底具有彼此键合的第一和第二单晶硅衬底100和200的叠层。在控制电路区110和第一和第二单晶硅衬底100和200之间的接触面上有选择地提供有氧化硅膜图形101。氧化硅图形101作为掩埋在该SOI ...
【技术保护点】
一种绝缘体上硅薄膜衬底,其包括第一硅衬底,与所述第一硅衬底键合的第二硅衬底,在所述第一和第二硅衬底之间接触面的多个第一类型区上形成的多个绝缘膜图形,以便在所述多个第一类型区上的所述第一和第二硅衬底通过所述多个绝缘膜图形间接地键合,而在多个第二类型区上的所述第一和第二硅衬底彼此直接地键合: 其中所述多个第一类型区中的每一个的所有边缘与所述多个第二类型区相邻接,而所述多个第二类型区中的每一个的所有边缘与所述多个第一类型区相邻接。
【技术特征摘要】
JP 1996-12-13 333190/961.一种绝缘体上硅薄膜衬底,其包括第一硅衬底,与所述第一硅衬底键合的第二硅衬底,在所述第一和第二硅衬底之间接触面的多个第一类型区上形成的多个绝缘膜图形,以便在所述多个第一类型区上的所述第一和第二硅衬底通过所述多个绝缘膜图形间接地键合,而在多个第二类型区上的所述第一和第二硅衬底彼此直接地键合其中所述多个第一类型区中的每一个的所有边缘与所述多个第二类型区相邻接,而所述多个第二类型区中的每一个的所有边缘与所述多个第一类型区相邻接。2.根据权利要求1的绝缘体上硅薄膜衬底,其中在所述多个第二类型区上提供的所述多个绝缘膜图形是成方格式图形的形状。3.根据权利要求2的绝缘体上硅薄膜衬底,其中在每一芯片区域中包括至少一对所述第一和第二类型区,所述芯片区域以阵列方式在所述第一和第二硅衬底的叠层中排列并由此被进行切割。4.根据权利要求3的绝缘体上硅薄膜衬底,其中在每一所述芯片区域中包括两对所述第一和第二类型区。5.根据权利要求1的绝缘体上硅薄膜衬底,其中在所述多个第二类型区上提供的所述多个绝缘膜图形是具有以一芯片区域尺寸为基准的周期性的周期性图形,所述芯片区域以阵列方式在所述第一和第二硅衬底的叠层中排列并由此被进行切割。6.根据权利要求5的绝缘体上硅薄膜衬底,其中在每一芯片区域中包括至少一个所述第一类型区和至少一个所述第二类型区,所述芯片区域以阵列方式在第一和第二硅衬底的叠层中排列并由此被进行切割,其中在所述每一区域中所述至少一个所述第二类型区被所述至少一个所述第一类型区包围着。7.根据权利要求1的绝缘体上硅薄膜衬底,其中所述第一和第二类型区以彼此垂直但与所述接触面平行的第一和第二两个方向交替和周期地设置。8.根据权利要求1的绝缘体上硅薄膜衬底,其中所述第一和第二类型区具有相同的尺寸和相同的几何形状。9.根据权利要求1的绝缘体上硅薄膜衬底,其中控制电路在第一类型区中形成,而纵向功率MOS晶体管在第二类型区中形成。10.一种绝缘体上硅薄膜衬底,其包括第一硅衬底,与所述第一硅衬底键合的第二硅衬底,在所述第一和第二硅衬底之间接触面的多个第一类型区上形成的多个绝缘膜图形,以便在所述多个第一类型区上的所述第一和第二硅衬底通过所述多个绝缘膜图形间接地键合,而在所述多个第二类型区上的所述第一和第二硅衬底彼此直接地键合其中所述多个第一类型区中的每一个的周边部分与所述多个第二类型区相邻接,而所述多个第二类型区中的每一个的周边部分与所述多个第一类型区相邻接。11.根据权利要求10的绝缘体上硅薄膜衬底,其中在所述多个第二类型区上提供的所述多个绝缘膜图形是成方格式图形的形状。12.根据权利要求11的绝缘体上硅薄膜衬底,其中在每一芯片区域中包括至少一对所述第一和第二类型区,所述芯片区域以阵列方式在所述第一和第二硅衬底的叠层中排列并由...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。