半导体器件及其制造方法技术

一种如ＢｉＣＭＯＳ的半导体器件，它包括一个至少有一发射区的双极晶体管。在发射区上形成一发射极电极。另外，在该发射区上方形成一个布线图形。以这样的结构形成多个接触头使发射极电极与布线图形电连接。在此情况下，接触头被部分地埋入发射极电极内以防止双极晶体管的电流放大系数下降。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种包含双极型晶体管的，特别涉及一种BiCMOS(双极和互补金属一氧化物一半导体场效应晶体管)。一般来说，半导体器件通常包括一种BiCMOS集成电路，该集成电路在同一芯片上形成有双极晶体管和CMOS晶体管。其中，CMOS晶体管有利于构成逻辑电路，而双极晶体管则有利于构成如放大电路之类的线性电路。因此，上述的BiCMOS集成电路具备了CMOS晶体管与双极晶体管两者的优点。这样一种BiCMOS集成电路通常构成一个SRAM(静态随机存取存储器)，其中包括一个存贮单元部份及分布于该存贮单元周围的读出放大器部分。该存贮单元部分由CMOS晶体管组成而该读出放大器部份则由双极晶体管组成。请注意在下文中称由BiCMOS组成的SRAM为BiCMOS SRAM。在这样一种BiCMOS SRAM中，一个MOS晶体管区与一个双极晶体管区隔着一层场氧化膜相邻设置。其中，该MOS晶体管有漏区、源区及栅区，而双极晶体管有基区、发射区及集电区，另外，发射极电极形成在发射区上。这里，MOS晶体管为第一绝缘层所覆盖，而双极晶体管则为第二绝缘层所覆盖。另外，第一布线层形成于第一绝缘层上，第二布线层则形成于第二绝缘层上。其中，双极晶体管的第二绝缘层比MOS晶体管区的第一绝缘层薄。这一厚度差是由制造工艺造成的。这样，双极晶体管与第二布线图形之间的高度与MOS晶体管与第一布线图形之间的高度不同。在这样情况下，一个第一接触孔用已知的干法刻蚀工艺形成于MOS晶体管区的第一绝缘层内。同时用相同的工艺在双极晶体管区的第二绝缘层中形成一个第二接触孔。另外，一个第一接触头埋入该第一接触孔内，一个第二接触头埋入该第二接触孔内。这样，双极晶体管区的第二绝缘层比MOS晶体管区的第一绝缘层蚀刻得更快。因此，发射极电极会受到过度或部份地腐蚀。这样，当发射极电极受到过度腐蚀时，双极晶体管的特性就会下降。特别是，当发射极电极受到部份腐蚀时，发射极电极的厚度变薄。因此，发射极电极中空穴复合的比例下降。结果，基区的基极电流增大。基极电流增大又会引起双极晶体管的直流放大系数下降。本专利技术的一项目的是要提供一种半导体器件，它能够防止所带有的双极晶体管的直流放大系数下降。本专利技术的另一目的是要提供一种能够高速运行的BiCMOS半导体器件。本专利技术还有一项目的是要提供一种制造半导体器件或BiCMOS半导体器件的方法。该方法能够形成接触头插入双极晶体管区及MOS晶体管区不同厚度的绝缘层内。按照本专利技术，一个半导体器件包含一个至少有一发射区的双极晶体管。有一个发射极电极形成于该发射区上。另外，有一个布线图形形成于发射区上方。以这样的结构形成多个接触头使发射极电极与布线图形电连接。在此情况下，这些接触头被部份地埋入发射极电极内，以防止双极晶体管电流放大系数的下降。此外，该半导体器件(BiCMOS)包括一个至少有源区和漏区的CMOS晶体管以及一个至少有一发射极电极并安排成与上述CMOS晶体管邻近的双极晶体管。在此情况下，在该CMOS晶体管上形成第一绝缘层，另外在该第一绝缘层上并在CMOS晶体管的上面形成第一布线图形。在第一绝缘层中形成一个第一接触头使源区或漏区中的任一个与该布线图形电连接。另一方面，在该双极晶体管上形成第二绝缘层。另外在该第二绝缘层上并在双极晶体管的上面形成第二布线图形。在第二绝缘层中形成多个第二接触头使发射极电极与第二布线图形电连接。在此情况下，第二接触头被部份地埋入发射极电极内，以防止该双极晶体管的电流放大系数下降。在该半导体器件(BiCMOS)中，该双极晶体管的电流放大系数可以依照需要根据第一接触头与第二接触头之间的高度差选择相应的第二接触头的数目作出合适的决定。附图简要说明附图说明图1为一个传统半导体器件的截面图；图2为图1所示半导体器件的双极晶体管区的局部俯视图；图3为表示本专利技术半导体器件部份制造工艺的截面图；图4为表示本专利技术半导体器件另一部份制造工艺的截面图；图5为本专利技术所述半导体器件的截面图；以及图6为图5中所示半导体器件的双极晶体管区的局部俯视图。为了更好地理解本专利技术，首先参照图1对一种传统的半导体器件(BiCMOS SRAM)进行说明。该半导体器件相当于本说明书前文所述的传统半导体器件。在一传统的BiCMOS SRAM中，用已知的外延生长工艺在一块P型半导体衬底1上形成一层N型外延层3。另外，将外延层3的表面用一层隔离器件的绝缘膜2分成MOS晶体管区A和双极晶体管区B。在此情况下，存贮单元部份由MOS晶体管区构成，而外围电路部份则由双极晶体管区B构成。另一种方法，可以用现有的离子注入工艺形成N型外延层3。而且，在双极晶体管区B中形成一层N型埋入层4。此外，在双极晶体管区B的外延区3中形成一P型本征基区6，并且还在基区6中形成一N型发射极扩散区11。在此例中，将一多晶硅的发射极电极10设置在发射极扩散区11上。另一方面，一个P型阱区5形成在MOS晶体管区A中。另外，形成N+型漏区及源区8使得在它们之间夹着沟道区22。在沟道区22上淀积一层栅氧化膜23，并且还有一个栅电极7形成在栅氧化膜23上。该栅电极7延伸到如绝缘膜2的另一区，用以进行电连接。第一、第二及第三氧化硅膜9、12及13淀积在栅电极7上，并且还有一个接地布线图形14有选择地形成在第三氧化硅膜13上。该接地布线图形14上覆盖着第四氧化膜15。此后，对第一到第四氧化硅膜进行有选择地蚀刻，以在与MOS晶体管区A中源区或漏区8中的任一个相对应的部位上形成窗口。此外，形成作为电阻的多晶硅16与源区或漏区8中的任一个相连。接着，在多晶硅16上依次淀积第五及第六氧化硅膜17及18。而且，对第六氧化硅膜18的表面进行平整。如图1中绘示的，位于MOS晶体管区A内的第六氧化硅膜18的表面比位于双极晶体管区B内的第六氧化硅膜18的表面要高。这是因为在MOS晶体管区A内除氧化硅膜的绝缘层之外还设有栅电极7、接地布线图形14及多晶硅16。采用这样的结构，在MOS晶体管区A及双极晶体管区B中的第六氧化硅膜18上有选择地形成铝布线图形21。在此情况下，铝布线图形21必须与双极晶体管区B中的发射极电极10及MOS晶体管区A中的源区或漏区8中的任一个作电连接。最后，接触孔19和20形成在源区或漏区8的任一个上面以及在发射极10的上面。其中，源区或漏区上的接触孔19比发射极10上的接触孔20要深。这是由于MOS晶体管区A与双极晶体管区B的绝缘层厚度不同引起的。如图2所示，在双极晶体管区B内的接触孔20形成为狭缝状，其宽度为0.6μm长度为8μm。另一方面，在MOS晶体管区A内的接触孔19比上述狭缝状接触孔20小，是一个边长为0.5μm的正方形。另外，钨制的接触头埋入上述的接触孔19及20内。在挖开接触孔19及20时，如果这些接触孔都是以双极晶体管区B的接触孔20为准而开挖的，那么接触孔19就不能到达MOS晶体管区A的源区及漏区8。结果，该MOS晶体管就处于开路状态，得到了残缺的产品。这是因为MOS晶体管区A的绝缘层比双极晶体管区B的绝缘层更厚的缘故。因此，在双极晶体管区B中的接触孔20必须依据MOS晶体管区A中接触孔19的深度进行挖孔。结果，发射极电极10就会过度腐蚀。特别是，发射极电极的多晶硅会在挖开接触本文档来自技高网...

【技术保护点】
一种包括一个至少有一发射区的双极晶体管的半导体器件，其特征在于，它包括： 一个形成在发射区上的发射极电极； 一个形成在发射区上方的布线图形；以及 将所述发射极电极与所述布线图形电连接的多个接触头。

【技术特征摘要】
JP 1997-3-28 78589/19971.一种包括一个至少有一发射区的双极晶体管的半导体器件，其特征在于，它包括一个形成在发射区上的发射极电极；一个形成在发射区上方的布线图形；以及将所述发射极电极与所述布线图形电连接的多个接触头。2.如权利要求1所述的半导体器件，其特征在于所述发射区位于形成在硅衬底上的外延层内。3.如权利要求1所述的半导体器件，其特征在于在所述发射极电极与所述布线图形之间形成一层绝缘层，以及所述接触头设置于所述绝缘层内。4.如权利要求1所述的半导体器件，其特征在于所述接触头被部份地埋入所述发射极电极内。5.如权利要求4所述的半导体器件，其特征在于所述双极晶体管有一预定的电流放大系数，以及形成所述接触头以防止电流放大系数下降。6.如权利要求1所述的半导体器件，其特征在于所述多个接触头是用钨制成的。7.如权利要求1所述的半导体器件，其特征在于所述发射极电极是用多晶硅制成的，以及所述布线图形是用铝制成的。8.一种BiCMOS半导体器件，它包括一个至少有源区和漏区的CMOS晶体管以及一个与所述CMOS晶体管邻近并且至少有一个发射极电极的双极晶体管，其特征在于，它包括一层形成在所述CMOS晶体管上的第一绝缘层；一个在所述CMOS晶体管上方并形成在所述第一绝缘层上的第一布线图形；一个第一接触头，形成在所述源区或漏区与所述第一布线图形之间并且形成在所述第一绝缘层之内；一层形成在所述双极晶体管上的第二绝缘层，一个形成在所述双极晶体管上方并且形成在所述第二绝缘层上的第二布线图形；以及多个第二接触头，它形成在所述发射极电极与所述第二布线图形之间并且形成在所述第二绝缘层内。9.如权利要求8所述的BiCMOS半导体器件，其特征在于所述第二绝缘层的高度比所述第一绝缘层的高度低。10.如权利要求8所述的半导体器件，其特征在于所述第二接触头的高度比所述第一接触头的高度低。11.如权利要求8所述的BiCMOS半导体器件，其特征在于所述第一接触头与所述源区或漏区中的任一个表面相接触，而所述第二接触头则部位地埋入所述发射极电极内。12.如权...

【专利技术属性】
技术研发人员：横山宏明，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]