半导体器件的制作方法技术

在制作半导体器件过程中，在形成于硅衬底之上的氧化硅薄膜上，形成具有预定厚度并且与硅衬底电连接的非晶态硅层。通过非晶态硅层进行离子注入，由此混合氧化硅膜与非晶态硅层之间的界面。通过退火非晶态硅层并照射预定材料，在非晶态硅层表面形成成核体。把有成核体的非晶态硅层进行退火，以成核体为中心，在非晶态硅表面形成凸起。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种制作混有电容器部件等的半导体器件的方法，尤其涉及一种利用HSG(半球型晶粒)技术制作半导体器件的方法。在制作动态随机存储器(DRAM)以及诸如此类的器件时，通常要求很高的集成度。要达到这种要求，DRAM中每一个存储单元所占面积就要大幅度地减小。例如，在1或4兆位的DRAM中，使用的是最小设计宽度为0.8μm的设计规则；在16兆位的DRAM中，使用的是最小设计宽度为0.6μm的设计规则。当存储容量照这样增加时，考虑到产品的制作高效率和低成本，不能增加半导体集成电路芯片的尺寸。这样，在这种半导体技术中，如何减小一个存储单元的面积就成了一个重要的课题。存储单元的面积减小会导致其能够存储的电荷量的减少。因此，当增加存储单元的集成度时，就很难再保证每个存储单元必需存储的电荷量。为解决这个问题，已提出具有沟槽电容器和堆叠电容器的存储单元，并被应用到实际应用中。对于这些存储单元，具有堆叠电容器的存储单元比包含有沟槽电容器的存储单元在结构方面具有更大的优越性，它对软件错误有很高的抵抗能力，并且不损坏硅衬底。具有堆叠电容器的存储单元结构有望作为下一代存储单元结构。具有堆叠电容器本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，其特征在于，包括如下步骤：在形成于硅衬底上的氧化硅薄膜（１０２，２０２）上形成预定厚度并与所说硅衬底（１０１，２０１）电连接的非晶态硅层（１０３，２０３，２０８）；通过所说非晶态硅层进行离子注入，由此混合所 说氧化硅膜与所说非晶态硅层之间的界面；对所说的非晶态硅层进行退火同时照射预定的材料，在所说非晶态硅表面形成成核体（１０４，２０４）；对有所说成核体的所说非晶态硅层进行退火，用所说成核体作为中心，在所说非晶态硅的所说表面上形成凸起（１ ０７，２０７）。

【技术特征摘要】
JP 1997-4-22 104551/971.一种制作半导体器件的方法，其特征在于，包括如下步骤在形成于硅衬底上的氧化硅薄膜(102，202)上形成预定厚度并与所说硅衬底(101，201)电连接的非晶态硅层(103，203，208)；通过所说非晶态硅层进行离子注入，由此混合所说氧化硅膜与所说非晶态硅层之间的界面；对所说的非晶态硅层进行退火同时照射预定的材料，在所说非晶态硅表面形成成核体(104，204)；对有所说成核体的所说非晶态硅层进行退火，用所说成核体作为中心，在所说非晶态硅的所说表面上形成凸起(107，207)。2.如权利要求1所述的方法，其特征在于，形成所说非晶态硅层的步骤包括在形成于所说硅衬底上的所说硅氧化薄膜上直接形成有预定厚度且与所说硅衬底电连接的掺杂非晶态硅层(103)；且混合界面的步骤包括通过所说非晶态硅层进行离子注入，由此混合所说氧化硅膜与所说非晶态硅层之间的界面。3.如权利要求1所述的方法，其特征在于，形成所说非晶态硅层的步骤包括在所说氧化硅薄膜上直接形成与所说硅衬底电连接的不掺杂非晶态硅层(208)；在所说不掺杂非晶态硅层上形成有预定厚度的掺杂非晶态硅层(203)；混合界面的步骤包括通过所说不掺杂的非晶态硅层进行离子注入，由此混合所说氧化硅膜与所说非晶态硅层之间的界面。4.如权利要求1所述的方法，...

【专利技术属性】
技术研发人员：山本一郎，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]