半导体器件的制造方法技术

本发明专利技术提供一种双极ＣＭＯＳ半导体器件的制造方法，不增加掩模数量，能够提高双极晶体管的性能，并确保稳定的特性和高的成品率。使栅极构造为三层构造，在ＭＯＳ晶体管的制造过程中插入双极性晶体管，由此，在栅极氧化后，仅通过该栅极氧化膜（薄的氧化膜），来形成基极区域。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是，涉及具有双极性晶体管和MOS晶体管的BiCMOS。对于混合配置双极性晶体管和MOS晶体管的BiCMOS，在现有技术中提出了各种方案。在此，参照附图来对其一般的制造方法的一例(第一现有方法)和另一例(第二现有方法)进行说明。第一现有方法图5是说明现有的BiCMOS半导体器件的一般的制造方法的一例(第一现有方法)的图，是由[工序A]～[工序D]组成的制造工序顺序纵截面图。在第一现有方法中，如图5的[工序A]所示的那样，在半导体衬底(p型半导体衬底)1的预定区域中形成元件分离用的绝缘膜2之后，首先，形成npn晶体管的集电极区域3、基极区域5、成为高浓度集电极区域的引出的n+区域4，接着，形成P阱区域7。此后，在半导体衬底1的整个表面上形成绝缘膜6(参照图5[工序A])。(该绝缘膜6为栅极氧化膜，通过热氧化膜法形成。)接着，如图5的[工序B]所示的那样，在半导体衬底1的整个表面上形成第一多晶硅膜8，使用感光性树脂(未图示)，来除去形成在基极区域5的预定区域上的第一多晶硅膜8，而形成开孔。接着，在包含该开孔的整个表面上形成第二多晶硅膜9，在该第二多晶硅膜9中导入n型杂质(例如As)。然后，在MOS晶体管、双极性晶体管的预定区域中有选择地遗留第一多晶硅膜8、n型的第二多晶硅膜9(参照图5[工序B])，分别成为栅极、发射极。接着，如图5的[工序C]所示的那样，形成侧壁绝缘膜10、绝缘膜11，并且，形成成为pMOS的源极、漏极的p-区域(未图示)、p+区域(未图示)和成为nMOS的源极、漏极的n-区域13、n+区域12。接着，形成成为双极性晶体管的接枝基极的p+区域14、成为集电极区域的引出的n+区域15(参照图5[工序C])。下面，如图5的[工序D]所示的那样，在适当的条件下进行热处理，而形成发射极区域32。接着，在半导体衬底1表面上形成硅化物层33之后，形成层间绝缘层16。接着，在该层间绝缘层16的预定区域中形成接触点，根据需要来进行埋设，在预定区域中形成源极电极26、漏极电极27、基极电极28、发射极电极29、集电极电极30。由此，制造出图5的[工序D]所示的BiCMOS半导体器件。第二现有方法图6是说明现有的BiCMOS半导体器件的一般的制造方法的另一例(第二现有方法)的图，是由[工序A]～[工序C]组成的制造工序顺序纵截面图。在第二现有方法中，如图6的[工序A]所示的那样，在半导体衬底(p型半导体衬底)1的预定区域中形成元件分离用的绝缘膜2之后，形成成为高浓度集电极区域的引出的n+区域4，接着，形成N阱区域(未图示)，P阱区域7。然后，在半导体衬底1的整个表面上形成绝缘膜6，接着，形成第一多晶硅膜8(参照图6[工序A])。接着，如图6的[工序B]所示的那样，使用感光性树脂(未图示)，来在预定区域中形成npn晶体管的集电极区域3和基极区域5。接着，如图6的[工序C]所示的那样，使用感光性树脂(未图示)，来除去形成在基极区域5的预定区域上的第一多晶硅膜8，而形成开孔。接着，在包含该开孔的整个表面上形成第二多晶硅膜9，在该第二多晶硅膜9中导入n型杂质(例如As)。然后，在MOS晶体管、双极性晶体管的预定区域中有选择地遗留第一多晶硅膜8、n型的第二多晶硅膜9(参照图6[工序C])，分别成为栅极、发射极。(并且，该[工序C]与上述第一现有方法中的图5[工序B]所示的工序相同。)图6的[工序C]以后，经过上述第一现有方法的图5[工序C]，最终制造出上述的图5[工序D]所示的构造的BiCMOS半导体器件。比较上述第二现有方法和上述第一现有方法，在上述第一现有方法中，是「在形成基极区域5之后，形成成为栅极氧化膜的绝缘膜6的方法(即，在形成双极性晶体管的基极区域5之后，进行MOS晶体管的栅极氧化的方法)」，与此相对，在第二现有方法中，是「在形成成为栅极氧化膜的绝缘膜6之后，进行MOS晶体管的栅极氧化的方法」，在这点上两者不同。在第二现有方法中，在「为了保护MOS部的栅极氧化膜，在形成第一多晶硅膜8之后，形成基极区域5」这点上，与第一现有方法不同，其他都是相同的工序。第一问题如上述第一现有方法和第二现有方法那样，在MOS晶体管的制造工序中插入双极性晶体管的制造工序的“现有BiCMOS”中，需要增加掩模和制造步骤，而存在其数量较多，烦杂的问题。对于该理由，在以下进行说明。在成本削减的动向中，MOS晶体管被简化，而且，在标准的MOS晶体管的制造过程中插入双极性晶体管的制造过程的方法实际上会产生困难的问题。例如，当在标准的MOS晶体管的制造过程中插入双极性晶体管的制造过程时，需要附加掩模和制造步骤。其附加数量与想要附加侧的器件的性能有关。即，把双极性晶体管、MOS晶体管的哪个器件作为“附加”的，随目的而不同，但是，在任一种情况下，如果要确保哪个器件的性能，都要增加追加掩模数量、追加制造步骤数量。第二问题在上述第一现有方法中，如上述那样，是在形成双极性晶体管的基极区域5之后，形成成为MOS晶体管的栅极氧化膜的绝缘膜6的方法(参照上述的图5[工序A])。在该方法中所制造的BiCMOS半导体器件中，具有不能得到“高性能双极性晶体管”的问题。其理由是在上述第一现有方法中，由于在形成双极性晶体管的基极区域之后进行MOS晶体管的栅极氧化，通过该栅极氧化，双极性晶体管的基极区域的表面浓度显著降低[参照下述图7的(A)、(B)，特别是(B)]，由此，集电极和发射极的耐压显著降低。图7是表示在形成基极区域之后进行MOS晶体管的栅极氧化的方法(第一现有方法)中的「距基极表面的深度和载流子(carrier)浓度的关系」的图(曲线图)，(A)表示“基极注入之后的浓度剖面”，(B)表示“栅极氧化后的基极浓度剖面”。如从图7(B)所看到的那样，通过栅极氧化，双极性晶体管的基极区域的表面浓度显著降低了。为了避免上述「基极区域的表面浓度降低」，需要扩大纵向的基极宽度，但是，由此会对“通过制造浅接合来提高双极性晶体管的性能”这样的技术解决措施产生致命的缺陷。第三问题在上述第一现有方法中，具有“不能谋求细微化”这样的问题。其理由是集电极和发射极的耐压的降低在基极区域的边缘部分(即，基极区域和元件分离用的绝缘膜的接触部分)上更显著，由此，必须把发射极和元件分离用的绝缘膜之间的距离确保在某种程度以上。(如果未能把该距离确保在某种程度以上，会引起耐压的降低所引起的“成品率的显著降低”。)为了避免上述问题，如上述第二现有方法那样，“在栅极氧化之后形成基极的方法”是公知的。但是，在这样的方法(第二现有方法)中，为了保护MOS部的栅极氧化膜，需要在形成第一多晶硅膜8之后形成集电极区域3、基极区域5(参照上述图6[工序B])，由此，需要提高离子注入的能量。其结果，由于纵向的基极宽度加宽(参照下述图9)，不能得到高性能的双极性晶体管。图9是表示上述第二现有方法(在形成第一多晶硅膜之后形成基极区域的方法)中的「距基极表面的深度和载流子浓度的关系」的图(曲线图)，表示“基极杂质浓度剖面”。如从该图9所看到的那样，基极宽度(基极的深度方向的宽度)加宽了。在考虑了现有的BiCMOS(第一、第二现有方法)中的上述第一～第三问题的基础上提出本专利技术。本发本文档来自技高网...

【技术保护点】
ＢｉＣＭＯＳ半导体器件的制造方法，所述ＢｉＣＭＯＳ半导体器件具有双极性晶体管和ＭＯＳ晶体管，其特征在于，包括：（１）在第一导电型的半导体衬底上有选择地形成分离用绝缘膜的工序；（２）有选择地形成成为双极性晶体管的高浓度集电极区域的引出 的第二导电型的区域的工序；（３）形成ＭＯＳ晶体管的第一导电型的阱区域和第二导电型的阱区域的工序；（４）在包含上述第一导电型的阱区域和第二导电型的阱区域的半导体衬底的整个表面上形成绝缘膜和第一多晶硅膜的工序；（５）有选择地除去形成 双极性晶体管的区域的上述第一多晶硅膜的工序；（６）在除去了上述第一多晶硅膜的区域中形成第二导电型的区域；（７）在上述第二导电型的区域中形成第一导电型的区域的工序；（８）在包含上述第一多晶硅膜和上述第一导电型的区域的半导体衬底的整 个表面上形成第二多晶硅膜的工序；（９）除去上述第一导电型的区域上的预定区域的上述第二多晶硅膜和上述绝缘膜而形成开孔的工序；（１０）在包含上述开孔的半导体衬底的整个表面上，形成第三多晶硅膜，在上述第三多晶硅膜中导入第二导电型的杂质的工 序；（１１）在上述第一导电型的阱区域和第二导电型的阱区域的预定区域中，有选择地遗留第一、第二、第三多晶硅膜，另一方面，有选择地遗留第二、第三多晶硅膜以便于对着在上述第一导电型的区域上的预定区域中形成的开孔延伸的工序。...

【技术特征摘要】
JP 1997-8-12 217855/971.BiCMOS半导体器件的制造方法，所述BiCMOS半导体器件具有双极性晶体管和MOS晶体管，其特征在于，包括(1)在第一导电型的半导体衬底上有选择地形成分离用绝缘膜的工序；(2)有选择地形成成为双极性晶体管的高浓度集电极区域的引出的第二导电型的区域的工序；(3)形成MOS晶体管的第一导电型的阱区域和第二导电型的阱区域的工序；(4)在包含上述第一导电型的阱区域和第二导电型的阱区域的半导体衬底的整个表面上形成绝缘膜和第一多晶硅膜的工序；(5)有选择地除去形成双极性晶体管的区域的上述第一多晶硅膜的工序；(6)在除去了上述第一多晶硅膜的区域中形成第二导电型的区域；(7)在上述第二导电型的区域中形成第一导电型的区域的工序；(8)在包含上述第一多晶硅膜和上述第一导电型的区域的半导体衬底的整个表面上形成第二多晶硅膜的工序；(9)除去上述第一导电型的区域上的预定区域的上述第二多晶硅膜和上述绝缘膜而形成开孔的工序；(10)在包含上述开孔的半导体衬...

【专利技术属性】
技术研发人员：岩本泰彦，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]