防止器件出现化学机械抛光诱发缺陷的方法技术

一种防止设在台面的衬垫氮化物下面的基片受化学机械抛光诱发的损坏的方法，其利用化学机械抛光使多晶硅层平面化，直至它向下到达至少介电层的表面，以暴露介电层的一第一区域；用第一蚀刻参数部分蚀刻介电层的第一区域，第一蚀刻参数包括一蚀刻剂源气体，它基本上对衬垫氮化物层具有选择性，以保证即使存在化学机械抛光缺陷，衬垫氮化物层也不会被蚀刻掉；在部分蚀刻介电层的第一区域以后，除去多晶硅层。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路的制造。更具体地说，本专利技术涉及防止器件出现化学机械抛光(CMP,Chemical-mechanical polish)诱发缺陷的方法。在半导体集成电路的制造过程中，器件(如晶体管)形成于基片上，该基片典型地由硅制成。基片的用途包括半导体集成电路或平板式显示器的制造。由各种材料构成的后续各层可以沉积在基片之上并有选择地除去，从而在硅晶片上形成层状台面结构。代理案号为HQ 9-96-051于1997年5月1日提交的名称为“由无屏蔽浅沟槽隔离隔离的自对准多晶硅FET器件和栅极导体衬垫技术及其制造方法”的在先申请(系列号为No.08/515,714)在这里引用作为参考，其中介绍了按超大规模集成(VLSI,Very large scale integration)技术制成的FET器件形成时用于隔离器件的层状台面结构。一般地，层状台面结构包括衬垫(pad)层，如衬垫氮化物和衬垫氧化物层，它沉积在一硅台面(它可能是单晶硅结构)之上。为了便于讨论，附图说明图1示出了一叠层110，它可以形成于一基片112之上。通过在基片112上掩蔽和蚀刻一浅沟槽以形成硅台面，从而本文档来自技高网...

【技术保护点】
一种防止设在台面的衬垫氮化物下面的基片受化学机械抛光诱发的损坏的方法，所述衬垫氮化物设置在一保形沉积的介电层下面，所述介电层设置在一保形沉积的多晶硅层下面，所述方法包括：利用所述化学机械抛光使所述多晶硅层平面化，直至它向下到达至少所述介 电层的表面，以暴露所述介电层的一第一区域；用第一蚀刻参数部分蚀刻所述介电层的所述第一区域，所述第一蚀刻参数包括一蚀刻剂源气体，它基本上对所述衬垫氮化物层具有选择性，以保证既使存在化学机械抛光缺陷，所述衬垫氮化物层也不会被蚀刻掉；在部分蚀 刻所述介电层的所述第一区域以后，除去所述多晶硅层。

【技术特征摘要】
US 1997-6-27 8841201．一种防止设在台面的衬垫氮化物下面的基片受化学机械抛光诱发的损坏的方法，所述衬垫氮化物设置在一保形沉积的介电层下面，所述介电层设置在一保形沉积的多晶硅层下面，所述方法包括利用所述化学机械抛光使所述多晶硅层平面化，直至它向下到达至少所述介电层的表面，以暴露所述介电层的一第一区域；用第一蚀刻参数部分蚀刻所述介电层的所述第一区域，所述第一蚀刻参数包括一蚀刻剂源气体，它基本上对所述衬垫氮化物层具有选择性，以保证既使存在化学机械抛光缺陷，所述衬垫氮化物层也不会被蚀刻掉；在部分蚀刻所述介电层的所述第一区域以后，除去所述多晶硅层。2．如权利要求1所述的方法，其中，所述蚀刻剂源气体包括C4F8。3．如权利要求2所述的方法，其中，所述蚀刻剂源气体还包括氩气。4．如权利要求3所述的方法，其中，所述蚀刻剂源气体还包括CO。5．如权利要求1所述的方法，其中，所述蚀刻剂源气体对氧化物衬垫氮化物的选择性比约大于25∶1。6．如权利要求1所述的方法，其中，所述蚀刻剂源气体还基本上对所述多晶硅层具有选择性。7．如权利要求6所述的方法，其中，所述蚀刻剂源气体对氧化物多晶硅的选择性比约大于25∶1。8．如权利要求1所述的方法，其中，所述基片用于自对准场效应晶体管器件的制造。9．如权利要求1所述的方法，其中，所述基片用于制造动态随机存取存储器。10．如权利要求1所述的方法，还包括在部分蚀刻掉所述第一区之前的一穿透蚀刻步骤，所述穿透蚀刻步骤采用包括CHF3和CF4的穿透蚀刻源气体。11．如权利要求1所述的方法，其中，用包括SF6和NF3的多晶硅除去源气体进行所述除去所述多晶硅层的步骤。12．一种用于制造一浅沟...

【专利技术属性】
技术研发人员：马克斯G利维，沃尔夫冈伯格纳，伯恩哈德菲格尔，乔治R戈斯，保罗帕里斯，马修J森德尔巴赫，王廷浩，威廉C威尔，于尔根威特曼，
申请(专利权)人：西门子公司，国际商业机器公司，
类型：发明
国别省市：DE[德国]