利用相变来制造半导体器件的方法技术

在制造半导体器件过程中，形成有第一相结构的难熔金属硅化物层。在这情况下，在半导体衬底被加热的状态下，在进行难熔金属淀积操作期间，可形成有第一相结构难熔金属硅化物层。另一种办法是，首先在真空状态下淀积难熔金属膜，然后，在真空状态下加热半导体衬底，以便把难熔金属膜转变成有第一相结构的难熔金属硅化物层。此后，进行热处理，以便把有第一相结构的难熔金属硅化物层改变成有第二相结构的难熔金属硅化物层。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及制造半导体器件的方法，更准确地说，涉及在绝缘栅场效应管(一种MOS晶体管)的栅极表面或者源或漏扩散层表面形成硅化物层的方法。具有精细的图案尺寸和高密度的半导体器件的开发仍然在不断地取得进展。现在，非常高集成度的半导体器件，例如存储器件和逻辑器件已经开发达到基于0.15到0.25微米设计标准的程度。伴随着半导体器件的高集成度，减小半导体器件的栅极的宽度和扩散层宽度以及减小半导体器件的每个组成部分的薄膜厚度度变得非常重要。当形成扩散层从而构成浅结时，MOS晶体管的寄生电阻增加，从而减小了MOS晶体管的驱动能力。还有，栅极的布线宽度或膜厚度的减小必然地增加布线电阻，从而大大地影响了电路工作的时延。因此，在具有精细的图案尺寸的半导体器件中，在扩散层的表面或栅极的表面形成高熔点的或难熔金属硅化物的技术变得很重要。特别是，在硅化物层形成技术和salicide层形成技术中，高熔点金属例如钴对于具有精细的图案尺寸的MOS晶体管是必不可少的。在这情况下，因为难以保持硅化物层的电阻值恒定，所以研究和提出了各种方法。例如，在形成硅化钴层的情况下，特别难以控制钴与硅的热反应。在公开让公众审查的日本专利申请(JP-A-Heisei2-45923，下文称为第一传统例子)中描述了形成硅化钴层的传统方法。或者，已经知道在公开让公众审查的日本专利申请中(JP-A-Heisei7-86559，下文称为第二传统例子)所描述的方法。将要参考附图说明图1A到1C来描述第一传统例子。图1A到1C表示钴的硅化物的形成过程。如图1A所示，在P型硅衬底101内用熟悉的方法形成N阱102。随后，在P型硅衬底101的表面上用选择性氧化方法形成场氧化物膜103。在被场氧化物膜103包围着的有源区内按顺序形成一层诸如氧化硅膜的栅氧化物膜104和一层多晶硅膜。把磷离子作为杂质用众所周知的技术掺杂在多晶硅膜内。这样来减小多晶硅膜的电阻。随后，用众所周知的光刻法和干刻蚀法把上述的多晶硅膜形成图案，以便形成栅极105。然后，用光刻法和离子注入法以低浓度形成N型杂质扩散层107和以低浓度形成P型杂质扩散层108。跟着，用熟悉的化学气相淀积(CVD)法和干刻蚀法在栅极105的侧壁上形成由氧化硅膜或氮化硅膜构成的侧壁衬套106。随后，如图1B所示，用光刻法和离子注入法以高浓度形成P型杂质扩散层和以高浓度形成N型杂质扩散层。这样，形成N型源和漏扩散层109以及P型源和漏扩散层110，以便构成LDD(轻掺杂漏)结构。随后，去掉作为栅极的多晶硅的表面上的和在硅衬底的表面上的自然氧化膜，并在不加热衬底的情况下溅射钴膜111。然后，在真空装置中在不把硅衬底的表面暴露于大气的情况下，把衬底加热到形成CoSi2膜的温度。在本实施例中，加热温度在500℃到800℃范围内。跟着，如图1C所示，用硫酸溶液和过氧化氢溶液的混合溶液进行湿法刻蚀，来有选择地去掉场氧化膜103和侧壁衬套106上的钴膜111中不反应部分。这样，在MOS晶体管的栅极105的表面上、在MOS晶体管的N型源和漏扩散层109以及P型源和漏扩散层110的表面上有选择地形成了CoSi2膜112，而不会在绝缘膜，即场氧化膜103和侧壁衬套106的表面上形成任何硅化钴层。随后，将参考图2A到2C描述第二传统例子。图2A到2C表示利用金属膜例如钴膜的硅化物形成工艺。如图2A所示，在硅衬底201的表面上形成元件分隔区202。随后，在元件分隔区202包围着的有源区内按顺序形成诸如氧化硅膜的栅氧化物膜203和多晶硅膜。然后，把磷离子作为杂质用熟悉的技术掺杂在氧化硅膜内。这样，减小了多晶硅膜的电阻。随后，用熟悉的光刻法和干刻蚀法把上述的多晶硅膜形成图案，以便形成多晶硅栅极204。跟着，用众所周知的方法在多晶硅栅极204的侧壁上形成侧壁衬套205。然后，用溅射方法连续地在整个表面上淀积钴膜206和钛膜207。在本实施例中，每层金属膜的厚度设为大约10毫微米。随后，在氮气的环境下在大约700℃中进行象快速热退火(RTA)方法的热处理。这样，如图2B所示，在硅衬底201表面上和多晶硅栅204表面上形成硅化钴膜208。这时，在元件分隔区202和侧壁衬套205的氧化硅膜上的钴膜206没有被硅化，并保持着非硅化的状态。还有，通过上述的热处理，整个钛膜207变成氮化钛膜209。随后，对上述的非硅化钴膜206和氮化钛膜209有选择地进行湿法刻蚀。这样，如图2C所示，在硅衬底201上形成的MOS晶体管的栅极、源和漏区上有选择地形成硅化钴层208。可是，在上述的第一传统例子中，在形成CoSi2膜的温度下，在绝缘膜例如氧化膜103和侧壁衬套106上钴与硅的反应形成了CoSiX。一旦以这样的方式形成CoSiX膜时，就难以用湿刻蚀法去掉CoSiX膜。例如，当要刻蚀掉在绝缘膜上形成的CoSiX膜时，就用硫酸溶液和过氧化氢溶液的混合溶液，在栅极或扩散层上形成的CoSi2膜也被刻蚀掉。为此，源和漏扩散层和栅极的电阻值，特别是它们的表面电阻值在具有精细的图案尺寸的MOS晶体管的制造过程中增加。还有，难以控制这样形成的硅化钴层的薄膜厚度度。结果，难以减小在半导体芯片或形成半导体器件的半导体晶片内的MOS晶体管的栅极以及源和漏扩散层的表面电阻值的偏差。为此，MOS晶体管特性的偏差增大。还有，在上述第二传统例子中，用溅射方法淀积钴膜206和钛膜207。根据热处理的条件，会由于钴膜和钛膜的热处理而形成钴和钛的混合结晶硅化物膜。结果，硅化处理的次数增加和制造过程变得复杂。还有，在这情况下，也难以控制硅化钴层的薄膜厚度度。因此，如上所述，在半导体芯片和半导体晶片内的MOS晶体管特性的偏差增大。随着MOS晶体管的小型化和高集成度，栅极以及源和漏扩散层的最小图案尺寸变得等于或小于0.5微米。在这情况下，与CoSi2膜的表面电阻值相比，当栅极宽度或扩散层宽度宽时，栅极和扩散层的表面电阻值变大。也就是，完成后的硅化物层的电阻值有图案尺寸依赖性。结果，MOS晶体管或半导体器件的设计变得困难了。实现本专利技术以解决上述的问题。因此，本专利技术的一个目的是提供一种制造半导体器件的方法，以这种方法能使在具有精细图案结构的半导体器件内的栅极或扩散层的电阻值小。还有，本专利技术的另一个目的是提供一种制造半导体器件的方法，以这种方法能抑制高熔点金属例如钴与绝缘膜的热反应，从而能在栅极和/或扩散层上有选择地形成CoSi2膜。本专利技术的再另一个目的是提供一种制造半导体器件的方法，以这种方法，即使硅化物层宽度变得小到大约0.1微米，也能形成高质量的硅化物层。本专利技术的再另一个目的是提供一种制造半导体器件的方法，以这种方法，在MOS晶体管制造过程中能以简单的工艺形成硅化物层，从而能使硅化形成工艺稳定化，并且能降低制造成本。为了实现本专利技术的一个方面，在制造半导体器件的方法中，形成有第一相结构的难熔金属硅化物层，然后，进行热处理，以便把有第一相结构的难熔金属硅化物层改变成有第二相结构的难熔金属硅化物层。为了形成有第一相结构的难熔金属硅化物层，在半导体衬底处于加热状态下，在进行难熔金属淀积操作期间，形成有第一相结构的难熔金属硅化物层。在这情况下，希望难熔金属的淀积率小于难熔金属转变成难熔金属硅化物的相变速本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，其特征在于包括下面的步骤： 形成有第一相结构的难熔金属硅化物层；和 进行热处理，以便把有所述第一相结构的所述难熔金属硅化物层改变成有第二相结构的难熔金属硅化物层。

【技术特征摘要】
JP 1997-10-7 274710/971．一种制造半导体器件的方法，其特征在于包括下面的步骤形成有第一相结构的难熔金属硅化物层；和进行热处理，以便把有所述第一相结构的所述难熔金属硅化物层改变成有第二相结构的难熔金属硅化物层。2．权利要求1的方法，其特征在于所述形成有第一相结构的难熔金属硅化物层的步骤包括在半导体衬底被加热的状态下，在进行难熔金属淀积操作期间，形成有所述第一相结构的所述难熔金属硅化物层。3．权利要求2的方法，其特征在于所述难熔金属的淀积率小于所述难熔金属转变成难熔金属硅化物的相变速率。4．权利要求3的方法，其特征在于所述难熔金属的所述淀积率在0.05nm/sec到0.3nm/sec的范围内。5．权利要求1的方法，其特征在于所述形成有第一相结构的难熔金属硅化物层的步骤包括在真空状态下淀积难熔金属膜；和在真空状态下加热半导体衬底，以便把所述难熔金属膜改变成有第一相结构的所述难熔金属硅化物层。6．权利要求1到5中的任何一个权利要求的方法，其特征在于所述形成有第一相结构的难熔金属硅化物层的步骤包括在半导体衬底的含硅层上形成阻挡膜，所述阻挡膜起着允许难熔金属原子通过所述阻挡膜，而禁止所述含硅层的硅原子通过所述阻挡膜的作用；和加热所述半导体衬底，以便由淀积在所述阻挡膜上的所述难熔金属的所...

【专利技术属性】
技术研发人员：井上显，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]