半导体器件及其制造方法技术

在一包括整体地形成于单个衬底上的ｎ沟道薄膜晶体管和ｐ沟道薄膜晶体管的电路结构中，轻掺杂漏（ＬＤＤ）区选择地形成于ｎ沟道薄膜晶体管中，在注入杂质离子时造成的半导体层损伤对于ｎ和ｐ沟道薄膜晶体管来说是平衡的。这种结构可实现ｎ和ｐ沟道薄膜晶体管间的平衡，从而可提供高性能ＣＭＯＳ电路。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件的结构及其制造方法，其中p沟道和n沟道薄膜晶体管形成于同一衬底上。本专利技术特别涉及包括置于玻璃衬底上的薄膜晶体管的互补金属氧化物半导体(CMOS)器件的电路结构及其制造方法。在一种制造薄膜晶体管所用的常规技术中，硅层形成于玻璃衬底上，该硅层用于制造薄膜晶体管。目前有源矩阵液晶显示装置制造厂多数已采用这种技术。通常，液晶显示器是将液晶夹在一对玻璃衬底中间构成的。当把电压加在构成以矩阵形式设置的大量像素的液晶层上时，液晶的光特性发生变化。结果，液晶显示器显示出与所加电压相应的图像。有源矩阵液晶显示器一般是在以矩阵形式设置的上述像素中设置薄膜晶体管而构成的。这些薄膜晶体管控制馈送到分立像素和从分立像素输出的电荷。普通结构的有源矩阵液晶显示器电路(称作外围驱动电路)基本上由集成电路(驱动IC)构成，该电路用于驱动按几百行乘几百列形式设置于有源矩阵区中的薄膜晶体管，所述集成电路利用例如载带自动焊(TAB)技术与玻璃衬底的外部相连。这种结构的一个问题是，驱动IC外装于玻璃衬底的外部，制造这种有源矩阵液晶显示器的工艺复杂。例如，每个驱动IC与工作状况测试设备的对准变得很复杂。另一个问题是，在外部安装驱动IC时，每个有源矩阵液晶显示器上均会产生一个突起部分。在将有源矩阵液晶显示器组装成各种电子设备时，这会损害其多种应用中的电位。解决上述问题的一种方法是，直接在玻璃衬底上同时形成具有薄膜晶体管的外围驱动电路自身。该方法可以形成集成器件结构。而且，会产生简化制造工艺和增强可靠性及扩大其应用范围的有益效果。在具有这样整体地形成的外围驱动器电路的有源矩阵液晶显示器中，需用CMOS电路构成外围驱动器电路。CMOS电路是一种基本电子电路，其中n沟道和p沟道晶体管联接在一起构成互补结构。下面将参照图4(A)-4(D)介绍在玻璃衬底上制造CMOS电路常规方法的一个实例。首先，如图4(A)所示，在玻璃衬底401上生长构成基底层的氧化硅膜402。然后，在氧化硅膜402上淀积可以是结晶硅层也可以是非晶硅层的有源层403和404，并形成覆盖有源层403和404且用作栅绝缘层的另一氧化硅膜405。在图4(A)中，有源层403是构成n沟道薄膜晶体管有源层的岛状区，而有源层404是构成p沟道薄膜晶体管有源层的岛状区。接着，如图4(B)所示，形成由如硅化物之类的导电材料组成的栅极406和407，并在图4(C)所示工件的整个表面上注入磷离子。结果，数字408、410、411和413所表示的部分变成n型区。磷离子注入的剂量为1×1015/cm2-2×1015/cm2，注入条件是使表面磷离子浓度为1×1020/cm2或更高。随后，形成光刻胶掩模414，选择地覆盖n沟道薄膜晶体管，并以比上述磷离子注入剂量高3-5倍的剂量注入硼离子，如图4(D)所示。这使得n型区411和413(图4(C))变成相反的导电类型或p型。以自对准方式形成p沟道薄膜晶体管的源区415、漏区416和沟道区412。需要上述这种重掺杂的原因是，区415、412和416必须形成p-i-p结。在图4(D)所示结构中，数字408、409和410分别表示n沟道薄膜晶体管的源区、沟道区和漏区。上述制造方法中，无需在图4(C)所示处理步骤形成光刻胶掩模。尽管这有利于简化制造工艺，但该方法存在以下问题。首先，在极高的掺杂量下将杂质离子注入光刻胶掩模414引起光刻胶材料自身性质的变化，这将会导致生产过程中发生失效的几率增加。更具体地说，在掺杂后不能去除光刻胶材料，或在去胶后仍会残留有部分光刻胶材料。第二，不能忽视流过沟道区412和漏区416间结的截止电流的存在。这是因为，为了改变导电类型，与图4(D)右边所示的p沟道薄膜晶体管的沟道区412相邻的漏区416是极高杂质浓度的掺杂区，其中加入了远比正常生产p沟道器件所需掺杂量高的杂质离子。第三，由于不希望有注入的硼离子的迁移率，所以有一些硼离子不可避免地掺入沟道区412，致使根本无法实现基本的电特性，或常常不能实现这些电特性。第四，图4(D)所示工艺步骤所需的高掺杂量离子注入会使离子注入机或等离子掺杂机过载。致使这些设备中由于污染和其维修引起各种问题。第五个问题是，高掺杂量地注入离子可能会导致工艺时间加长。第六个问题是在用激光退火时发生的。通常，完成图4(D)所示的工艺步骤后，要去除光刻胶掩模414，然后为了激活掺杂剂并对已注入杂质离子区进行退火要进行退火工艺，用激光照射产品。(此方法在用低耐热玻璃衬底时是有效的。)由于区415和416用远大于区408和410的杂质离子量掺杂，所以前者的结晶度会严重受损。因此，区408和410与区415和416这两组区之间的光吸收与波长的关系大不相同。在这种情况下，这两组区之间的激光退火效果也极不同，这是不利的。图4(D)左边和右边展示的n沟道薄膜晶体管和p沟道薄膜晶体管之间的电特性会有很大差异。本专利技术的总目的是提供一种解决在同时以高掺杂量离子注入形成n沟道薄膜晶体管和p沟道薄膜晶体管时产生的上述问题的方法。本专利技术的更具体的目有是，弥补在用薄膜晶体管构成CMOS电路时n沟道薄膜晶体管和p沟道薄膜晶体管之间电特性差异的不利影响，从而提供高性能CMOS电路。根据本专利技术，一种半导体器件包括整体地形成于单个衬底上的n沟道薄膜晶体管(NTFT)和p沟道薄膜晶体管(PTFT)，其中轻掺杂漏(LDD)区选择地形成于n沟道薄膜晶体管中，p沟道薄膜晶体管的源区和漏区只用产生p导电性的杂质掺杂，由产生n和p导电性的杂质掺杂的区靠近p沟道薄膜晶体管的源区和漏区形成。以下将参照具体实施详细说明。例如，在图3(B)中，位于左边的n沟道薄膜晶体管和位于右边的p沟道薄膜晶体管构成一CMOS电路。在该CMOS电路结构中，由低杂质浓度区构成的轻掺杂漏区124只置于左边n沟道薄膜晶体管的沟道区和漏区之间。此轻掺杂漏区的作用是通过调节加于沟道区和漏区间的场强来减小截止电流。它还用于通过增大其源和漏间的电阻来极大地降低薄膜晶体管中载流子迁移率。在用硅作半导体时，产生n导电性的典型杂质是磷(P)，产生p导电性的典型杂质是硼。图3所示的上述CMOS电路结构的p沟道薄膜晶体管没有任何像轻掺杂漏区那样的特殊缓冲区。然而，在n和/或p沟道薄膜晶体管中，通过形成于每个栅极侧面上的绝缘膜提供偏移栅区。偏移栅区的作用与轻掺杂漏区相同。在以后的实施例中，如附图说明图1(E)所示，在离子注入时，阳极氧化膜114和115作掩模，并形成偏移栅区，如在栅极的侧面上所测得那样，其宽度几乎与阳极氧化膜的厚度相等。如果这些偏移栅区的宽度太小，它们便起不到偏移栅区的作用。本专利技术的半导体器件的其它重要特点如下。图1(E)所示的工艺中，区128和130由于被阳极氧化膜112和113掩蔽而未在磷离子工艺中被掺杂，这些区在图2(C)所示此后的掺杂工艺中掺杂硼离子(参见图3(B))。因此，这些区只含产生p导电性的杂质。本专利技术者分别称p沟道薄膜晶体管中的这些区128和130为源和漏区。另外，在图1(E)所示上述磷离子掺杂工艺中，用磷离子掺杂与源和漏区128和130相邻的区127和131。因此，这些区含形成n型和p型导电类型的两种杂质。本专利技术者清楚地将这些区127和13本文档来自技高网...

【技术保护点】
一种半导体器件，具有至少一个ｎ沟道薄膜晶体管和一个ｐ沟道薄膜晶体管，包括： 第一半导体，在绝缘表面上，供形成所述ｎ沟道薄膜晶体管，具有至少第一源区和第一漏区，和介在第一源区和第一漏区之间的第一沟道形成区； 第二半导体，在绝缘表面上，供形成所述ｐ沟道薄膜晶体管，具有至少第二源区和第二漏区，和介在第二源区与第二漏区之间的第二沟道形成区；其特征在于： 所述第二半导体有一对分别毗邻所述第二源区和所述第二漏区的部分，所述成对部分含ｎ型和ｐ型杂质； 所述ｐ沟道薄膜晶体管的所述第二源区和第二漏区只掺以ｐ型杂质作为具有一种导电类型的杂质；且 只有所述第一半导体中的所述ｎ沟道薄膜晶体管而不是所述ｐ沟道薄膜晶体管具有微掺杂区。

【技术特征摘要】
JP 1996-2-9 48272/961．一种半导体器件，具有至少一个n沟道薄膜晶体管和一个p沟道薄膜晶体管，包括第一半导体，在绝缘表面上，供形成所述n沟道薄膜晶体管，具有至少第一源区和第一漏区，和介在第一源区和第一漏区之间的第一沟道形成区；第二半导体，在绝缘表面上，供形成所述p沟道薄膜晶体管，具有至少第二源区和第二漏区，和介在第二源区与第二漏区之间的第二沟道形成区；其特征在于所述第二半导体有一对分别毗邻所述第二源区和所述第二漏区的部分，所述成对部分含n型和p型杂质；所述p沟道薄膜晶体管的所述第二源区和第二漏区只掺以p型杂质作为具有一种导电类型的杂质；且只有所述第一半导体中的所述n沟道薄膜晶体管而不是所述p沟道薄膜晶体管具有微掺杂区。2．一种半导体器件，具有至少一个n沟道薄膜晶体管和一个p沟道薄膜晶体管，所述n沟道薄膜晶体管包括第一半导体，在衬底上形成，具有至少第一源区和第一漏区和介在第一源区与第一漏区之间的第一沟道形成区；第一绝缘层，毗邻所述第一沟道形成区；第一栅极，毗邻所述第一沟道形成区，所述第一绝缘层即介第一栅极与第一沟道形成区之间；所述第一源区和漏区毗邻一对微掺杂区；所述p沟道薄膜晶体管包括第二半导体，在衬底上形成，具有至少第二源区和第二漏区，和在第二源区与第二漏区之间的第二沟道形成区；第二绝缘层，毗邻所述第二沟道形成区；第二栅极，毗邻所述第二沟道形成区，所述第二绝缘层即介在第二栅极与第二沟道形成区之间；其特征在于所述第二沟道形成区与所述第二源区及漏区直接接触；和一对分别毗邻所述第二源区和所述第二漏区的部分，含n型和p型杂质。3．如权利要求1或2所述的半导体器件，其特征在于，所述含n型和p型杂质的部分只起将各电极连接到所述第二源区和所述第二漏区的作用。4．如权利要求1或2所述的半导体器件，其特征在于，所述第一和第二沟道形成区只含一种p型或n型导电性的杂质。5．如权利要求1或2所述的半导体器件，其特征在于，所述第一和第二半导体含氢和一种卤素元素。6．一种半导体器件，包括至少一个在有源矩阵区的n沟道薄膜晶体管和至少一个在外围驱动电路区具互补结构的n沟道和p沟道薄膜晶体管，所述在所述外围驱动电路区的晶体管供驱动所述在所述有源矩阵区的晶体管；其特征在于在外围驱动电路中的各所述p沟...

【专利技术属性】
技术研发人员：山崎舜平，福永健司，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]