异质结双极型晶体管制造技术

一种量子阱基区异质结双极型晶体管，属于高速微电子技术领域，其特征是，沿基区纵向生长一个或多个非掺杂量子阱层，使基区内的多数载流子主要处在量子阱中作横向输运，从而大大提高多数载流子的横向迁移率，并同时形成对少数载流子的纵向漂移场，加速少数载流子的纵向渡越，在不提高基区宽度和掺杂总量的基础上显著减小基区电阻ｒ↓［ｂ］，从而得到具有高电流增益、高ｆ↓［Ｔ］、高ｆ↓［ｍａｘ］和低噪声系数Ｎ↓［Ｆ］的异质结双极型晶体管。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种异质结双极型晶体管，特别是涉及一种具有量子阱基区结构的异质结双极型晶体管，属于高速微电子
作为超高速晶体管，增益、频率参数fT、fmax和噪声系数NF是关键的技术指标。在国际上由于有先进的材料生长设施和精细的工艺，器件的横向和纵向尺寸都已很小，因而这些指标分别达到了很高的水平。但由于器件基区的纵向尺寸已降到300-500左右，这些参数之间的相互制约的矛盾日益突出。为提高fT必须尽量减少基区纵向尺寸，这样一来基区的横向电阻rb就会提高而使fmax降低，噪声增加。为提高fmax、减小rb必须在基区重掺杂，但基区重掺杂反过来又使增益变差，且散射增加，电子纵向和横向输运受阻而降低fT，也难提高fmax，和降低噪声。因而通常只能在两者之间折衷，或以牺牲fmax和噪声为代价获得高fT和好的增益特性，或以牺牲fT和增益为代价获得高fmax和低噪声。以SiGe/Si型异质结双极型晶体管为例，目前国际上处理以上问题的方法主要有两种方案(1)采用高发射极掺杂浓度、渐变Ge组分基区(Ge组分呈三角形分布)和渐变基区掺杂结构(见附图说明图1)。这种方法易获得较高的fT，但由于基区掺杂较低，基区电阻较大所以fmax值较低，噪声较大。(2)采用薄基区，高基区掺杂，低发射区掺杂，均匀Ge组分基区。这种方法易获得较高fmax’和较低的基区电阻，但由于基区很高的掺杂，增益特性变差，同时使电子在基区纵向渡越时遭到很强的散射，基区缺乏较强的漂移场，所以fT值较低(见图2)。本专利技术的目的在于克服上述现有技术的缺陷，提供一种新型异质结双极型晶体管结构，它能够在不提高基区宽度和掺杂总量的基础上，有效地改善高频增益，大幅提高基区电导，从而提高fT和fmax，使fT和fmax同时具有高值，并大大降低噪声。为达到上述目的，本专利技术提出一种基区量子阱输运的新物理构想及相应的新器件结构。具体地讲，本专利技术采用如下技术方案，它在异质结双极型晶体管基区生长时，利用薄膜生长技术调节各组分和掺杂，沿基区纵向生长一个或多个相对于其两侧具有较窄禁带宽度的非掺杂薄层，能够形成对于基区多数载流子的势阱，即非掺杂量子阱，而该非掺杂薄层两侧的势垒层则是掺杂的，这样，每个非掺杂薄层与其两侧的势垒层构成一量子阱单元，一个或多个这样的量子阱单元重复排列，从而在基区内形成一种调制掺杂量子阱结构。通过上述结构，可以使多数载流子(空穴)主要集中在基区的不掺杂量子阱区，因而其横向输运迁移率几乎有数量级的提高，从而使rb和噪声大幅度降低，并提高fmax。同时，适当设计基区其余部分的组分分布和掺杂，可在基区形成对少数载流子(电子)作纵向输运的加速场，减小电子的渡越时间，提高fT。因而，采用本专利技术的量子阱基区结构后，能在不提高基区宽度和掺杂总量的基础上显著减小rb，使电流增益fT和fmax同时具有高值并降低噪声系数。本专利技术上述各势垒层的势阱一侧，还可设有一非掺杂隔离层。这样，在隔离层的隔离作用下，可以使载流子免受杂质散射的影响，进一步提高其迁移率。本专利技术针对异质结双极型晶体管各高频参数相互制约的国际性难题，在世界上首次提出基区量子阱输运的新物理构想及相应的新器件结构，这种结构能在不提高基区宽度和掺杂总量的基础上有效地改善高频增益，大幅提高基区电导，从而提高fT和fmax，使fT和fmax同时具有高值，并大大降低噪声。因此，在理论上和实践上很好地解决了器件参数之间相互制约这一国际性难题。下面结合附图及实施例对本专利技术作进一步详细说明。图1现有技术中SiGe/Si型异质结双极型晶体管基区掺杂浓度和Ge组分图；图2现有技术中另一种方案的SiGe/Si型异质结双极型晶体管基区掺杂浓度和Ge组分图；图3本实施例SiGe/Si型双台面异质结双极型晶体管整体结构图；图4图3的A-A剖面图；图5新结构SiGe/Si型异质结双极型晶体管基区掺杂浓度和Ge组分图；图6常规结构SiGe/Si型异质结双极型晶体管基区掺杂浓度和Ge组分图；图7新器件结构多数载流子(空穴)分布和纵向(电子)漂移场示意图；图8常规器件结构多数载流子(空穴)分布示意图；图9新结构SiGe/Si型异质结双极型晶体管能带示意图；图10常规结构SiGe/Si型异质结双极型晶体管能带示意实施例下面，以SiGe/Si型异质结双极型晶体管为实施对象，对本专利技术做进一步详细说明。请见图3，本实施例选用一种SiGe/Si型双台面异质结双极型晶体管作为实施对象，它主要由电极1、发射区2、基区3和集电区4构成。其中，如图4所示，从纵向剖面看，所述基区3包括有一高Ge组分(x=0.30，其中x为Ge组分，下同)非掺杂薄层7及位于非掺杂薄层7两侧的低Ge组分(x=0.1-0.15)势垒层(5,6,8,9)，其中势垒层(5,6,8,9)中，6、8为非掺杂隔离层，5、9为掺杂层。另外，图中11为Si衬底。采用上述结构后，由于Ge组分越高，SiGe层的禁带宽度越窄，从而使得上述高Ge组分非掺杂薄层相对于其两侧的低Ge组分势垒层具有较窄的禁带宽度，能够形成对于基区多数载流子的势阱，即非掺杂量子阱，而非掺杂薄层两侧的势垒层(其中的掺杂层5,9)则是掺杂的，从而在基区内形成一种调制掺杂量子阱结构。图5、图6分别示出了常规结构及本实施例新结构SiGe/Si型异质结双极型晶体管的基区掺杂浓度和Ge组分图，从它们的对比中可明显看出，本专利技术的新结构SiGe/Si型异质结双极型晶体管基区中由于Ge组分的特殊分布，形成了对多数载流子(空穴)的量子阱。如前所述，由于上述多数载流子(空穴)量子阱的形成，使得基区的多数载流子(空穴)主要集中在不掺杂量子阱区中，另外，由于在势垒层中Ge组分的渐变和掺杂渐变，可形成对注入少数载流子(电子)的加速漂移场，这一点可从图7、图8中看出。图中，2为发射区，3为基区，4为收集区，→代表掺杂形成的加速场EB， 代表Ge组分变化形成的加速场EGe， 箭头长短表示基区横向电导大小，“-”代表电离受主，“□”代表空穴。如图8所示，本实施例的基区中，因在阱区中不存在电离受主，加上隔离层的作用，使空穴横向输运时免遭电离受主的散射影响，其迁移率与常规结构基区相比几乎有数量级的提高，结果大大提高了基区电导，大幅降低了基区电阻rb，从而降低了噪声系数，提高了fmax。而在图7所示常规结构SiGe/Si型异质结双极型晶体管基区中，多数载流子(空穴)基本上均匀地分布在整个基区。因基区的高掺杂存在大量电离受主，空穴横向输运遇到很强的散射，基区电导较小，基区电阻rb很大。从两图对比中还可发现，新结构中由于Ge和B掺杂的特殊分布，存在对少数载流子(电子)的加速场EGe和EB，结果大大减小了电子的基区渡越时间，从而提高了fT，而在常规结构则不存在这样的加速场。以下为本专利技术上所述结构器件所达到的突出效果该专利技术已实施的新结构技术指标 常规结构器件技术指标(1)截止频率fT:15GHz截止频率fT:6GHz(2)漏电流Iceo＜10nA漏电流Iceo＜10nA(3)低温(77K)β:6300 低温(77K)β:9700室温(300K)β:280 室温(300K)β:330(4)Early电压500V Early电压410V(5)最高振荡频率fmax1本文档来自技高网...

【技术保护点】
一种异质结双极型晶体管，主要由电极、发射区、基区、及集电区构成，其特征在于：从纵向截面上看，所述基区包括有一个或多个相对于其两侧具有较窄禁带度的非掺杂薄层，能够形成对于基区多数载流子的势阱，即非掺杂量子阱，而该非掺杂薄层两侧的势垒层则是掺杂的，每个非掺杂薄层与其两侧的势垒层共同构成一量子阱单元，一个或多个这样的量子阱单元重复排列，从而在基区内形成一种调制掺杂量子阱结构。

【技术特征摘要】
【国外来华专利技术】1．一种异质结双极型晶体管，主要由电极、发射区、基区、及集电区构成，其特征在于从纵向截面上看，所述基区包括有一个或多个相对于其两侧具有较窄禁带宽度的非掺杂薄层，能够形成对于基区多数载流子的势阱，即非掺杂量子阱，而该非掺杂薄层两侧的势垒层则是掺杂的，每个非掺杂薄层与其两侧的势垒层共同构成一量子阱单元，一个或多个这样的量子阱单元重复排列，从而在基区内形成一种调制掺...

【专利技术属性】
技术研发人员：沈光地，邹德恕，陈建新，杜金玉，吴德馨，高国，徐晨，韩金茹，董欣，罗辑，魏欢，周静，孙泽长，袁颖，赵立新，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：11[中国|北京]