半导体器件的制造方法技术

一个切割胶带（１１）被粘到具有柱形电极（６）的硅片（１）的下表面上。沿着切割轨道切割硅片（１），由此在晶片（１）的芯片形成区域之间开槽（１２）。然后，形成密封膜（１３）。基本上沿着槽（１２）的中线切割密封膜（１３）。一个支撑胶带（１４）被粘到密封膜（１３）的上表面上。切割胶带（１１）被剥落。然后，该密封膜（１３）的片段上从晶片１的下表面伸出的部分被抛光和除去。支撑胶带（１４）被剥落。由此获得ＩＣ芯片。在每个ＩＣ芯片中，密封膜覆盖和保护半导体基片的上表面和侧面。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种。更具体地说，本专利技术涉及一种以硅片形式密封在树脂中的。
技术介绍
下面将参照附图说明图17到图20描述一种被称为CSPs(Chip Size Packages)的半导体器件的制造方法。首先，如图17所示，在硅片(半导体晶片)1的上表面形成了连接凸台2。然后形成绝缘膜3，它覆盖着半导体晶片1和连接凸台2的上表面，但每个连接凸台2的中心部分除外。在绝缘膜3的限定区域和连接凸台2的中心部分形成布线5，其中，连接凸台2的中心部分通过在绝缘膜3上制成的开口4被暴露出来。在布线5的一端形成柱形电极或者柱电极6。图17所示的区域7相应于切割轨道。然后，如图18所示，在包括柱形电极6的组合结构的上表面用环氧树脂或类似材料制成密封膜8。密封膜8比柱形电极6要更厚一些。因此，密封膜8覆盖柱形电极6。然后，将密封膜8的上表面进行抛光，直到柱形电极6的顶部暴露出来为止，如图19所示。而且，沿着切割轨道7切割硅片1。由此，制成芯片或半导体器件9，如图20所示。通过沿着切割轨道7切割具有密封膜8的硅片1来制成半导体器件9。因此暴露了半导体器件9的四个侧面。在暴露出来的侧面，水或者水气会进入绝缘膜3(保护膜)和密封膜8之间的界面，并且会使布线5氧化等。而且，在绝缘膜和密封膜8之间可能产生裂缝或者断裂。本专利技术的公开本专利技术的目的是提供一种在侧面也用树脂密封的半导体器件，而当器件从半导体晶片上切下时，侧面是暴露的。根据本专利技术的一个方面，提供了一种半导体器件，它包括一个半导体基片和一个密封膜。该基片具有一个上表面，一个与上表面相对的下表面，在上表面和下表面之间延伸的侧面，以及在上表面上形成的多个外连接端。密封膜覆盖半导体基片的上表面，使在一个表面上的每一个外连接端暴露出来，并且覆盖了侧面半导体基片的至少一半的厚度。根据专利技术的另一个方面，提供了一种制造半导体器件的方法。这种方法包括如下步骤制备一个半导体晶片，它具有一个上表面，一个与上表面相对的下表面，在上表面和下表面之间延伸的侧面，以及在上表面形成的多个外连接端；在半导体晶片上位于芯片形成区域之间的部分开槽，每个槽至少达到半导体晶片的一半的厚度，并且在半导体晶片的上表面上形成一个密封膜，填充形成的槽，并且使外连接端暴露出来；沿着槽切割密封膜，除去密封膜上宽度比槽要小的那些部分。附图的简要说明图1是一个具有柱形电极的硅片的放大的剖面图，用于说明根据本专利技术的第一实施例制造半导体器件的方法的一个步骤。图2也是该硅片的一个放大的剖面图，用于说明紧接在图1所示的步骤之后的步骤。图3是该硅片的一个放大的剖面图，用于说明紧接在图2所示的步骤之后的步骤。图4是该硅片的一个放大的剖面图，用于说明紧接在图3所示的步骤之后的步骤。图5是该硅片的一个放大的剖面图，用于说明紧接在图4所示的步骤之后的步骤。图6是该硅片的一个放大的剖面图，用于说明紧接在图5所示的步骤之后的步骤。图7是该硅片的一个放大的剖面图，用于说明紧接在图6所示的步骤之后的步骤。图8是该硅片的一个放大的剖面图，用于说明紧接在图7所示的步骤之后的步骤。图9是该硅片的一个放大的剖面图，用于说明紧接在图8所示的步骤之后的步骤。图10是该硅片的一个放大的剖面图，用于说明紧接在图9所示的步骤之后的步骤。图11是硅片的一个放大的剖面图，用于说明根据本专利技术的第二实施例制造半导体器件的方法的一个步骤。图12是该硅片的一个放大的剖面图，用于说明紧接在图11所示的步骤之后的步骤。图13是硅片的一个放大的剖面图，用于说明根据本专利技术的第三实施例制造半导体器件的方法的一个步骤。图14是硅片的一个放大的剖面图，用于说明根据本专利技术的第四实施例制造半导体器件的方法的一个步骤。图15是该硅片的一个放大的剖面图，用于说明紧接在图14所示的步骤之后的步骤。图16是硅片的一个放大的剖面图，用于说明根据本专利技术的第五实施例制造半导体器件的方法的一个步骤。图17是硅片的一个放大的剖面图，用于说明一种传统的半导体器件的制造方法。图18是该硅片的一个放大的剖面图，用于说明紧接在图17所示的步骤之后的步骤。图19是该硅片的一个放大的剖面图，用于说明紧接在图18所示的步骤之后的步骤。图20是该硅片的一个放大的剖面图，用于说明紧接在图19所示的步骤之后的步骤。实现本专利技术的最佳方式图1到10示出了根据本专利技术的第一实施例制造半导体器件的步骤。下面将参照这些附图来说明半导体器件的结构和制造方法。首先，制备一个半成品。如图1所示，半成品包括一个硅片(半导体晶片)1和在它的上表面形成的柱形电极(外连接端)6。在硅片1的内部区域设置集成电路。更具体的说，这种半成品的制备过程如下首先，在硅片1的上表面形成连接凸台2，使得它与位于硅片1上的集成电路相连；然后形成绝缘膜3，覆盖半导体晶片1和连接凸台2的上表面，但每个连接凸台2的中心部分除外，绝缘膜3是由用硅氧化物，氮化硅等制造的一个单层来形成的，另外一种情况是，绝缘膜3可以是多层的膜，包括一个硅氧化膜，一个氮化硅膜等等，和用聚酰亚胺等制造的有机保护膜；在绝缘膜3的限定区域和连接凸台2的中心部分形成布线5，其中连接凸台2的中心部分通过在绝缘膜3上形成的开口4被暴露出来；最后，在布线5的一端形成柱形电极6(外连接端)。图1所示的区域7对应于矩阵形状的切割轨道。然后，如图2所示，一个切割胶带11被粘到硅片1的下表面上。切割胶带11之所以被坚固的粘到硅片1上，因为它的上表面涂有一层胶合剂。如图3所示，沿着切割轨道7切割硅片1。为了彻底地切割晶片1，贯穿其厚度，也切割切割胶带11的部分厚度或者一半厚度。因此，硅片1被切成半导体基片1′，每个半导体基片1′是一个半导体芯片。但是，基片1′将被统称为“硅片1”，因为切割胶带11粘在基片1′的下表面，因而，把半导体基片1′连在一起。一旦彻底切割硅片1，而且部分地切割切割胶带11，就在各半导体基片1′之间形成预定宽度的槽12。此后，如图4所示，在具有柱形电极6和槽12的硅片1的上表面上形成用环氧树脂等制造的密封膜13。密封膜13比柱形电极6要更厚一些。因此，密封膜13覆盖柱形电极6，并且填充槽12。在此条件下，密封膜13完全地覆盖半导体基片1′的四个侧面1a。然后，将密封膜13的上表面进行抛光，直到柱形电极6的顶部被暴露出来为止，如图5所示。此后，可以对柱形电极6进行表面处理，以便在电极6的上表面形成一个防氧化层。然后，如图6所示，沿着槽12把密封膜13切成片段，更确切地说，基本上沿着槽12的中线切割。由于密封膜13被如此切割，因此，如果切割胶带11被完全地切割，半导体基片1′(或者芯片)就可以彼此分离。在此条件下，每个半导体基片1′的四个侧面1a也仍然被槽12处的密封膜13所覆盖。进一步地，如图7所示，支撑胶带14被粘到密封膜13的片段的顶部和柱形电极6的顶部。然后，切割胶带11被剥落，因此获得了图8所示的结构。如图8所示，每个密封膜片段13具有贯穿槽12，并且从硅片1的下表面伸出一部分13a。因为支撑胶带14被粘到密封膜片段和柱形电极6的顶部，半导体基片1′(或者芯片)保持在一起。然后，密封膜13的片段上从晶片1的下表面伸出的部分被抛光和除去。从而形成了图9所示的结构。此后，将硅片1的下表面抛光。最本文档来自技高网...

【技术保护点】
一种半导体器件，包括： 一个半导体基片（１′），它具有一个上表面、一个与上表面相对的下表面、在上表面和下表面之间延伸的侧面（１ａ）、以及在上表面上形成的多个外连接端（２，６）；和 一个密封膜（１３），覆盖半导体基片（１′）的上表面，使外连接端（２，６）在一个表面上暴露出来，并且覆盖侧面（１ａ）到半导体基片（１′）的厚度的至少一半。

【技术特征摘要】
JP 1999-11-11 321416/991.一种半导体器件，包括一个半导体基片(1′)，它具有一个上表面、一个与上表面相对的下表面、在上表面和下表面之间延伸的侧面(1a)、以及在上表面上形成的多个外连接端(2，6)；和一个密封膜(13)，覆盖半导体基片(1′)的上表面，使外连接端(2，6)在一个表面上暴露出来，并且覆盖侧面(1a)到半导体基片(1′)的厚度的至少一半。2.根据权利要求1所述的半导体器件，其中，覆盖半导体基片(1′)的上表面的密封膜(13)基本上与外连接端(6)的上表面是平齐的。3.根据权利要求1或2所述的半导体器件，其中，密封膜(13)完全覆盖侧面(1a)。4.根据权利要求1或2所述的半导体器件，其中，密封膜(13)覆盖侧面(1a)到半导体基片(1′)的厚度的一半。5.根据权利要求4所述的半导体器件，其中，覆盖半导体基片(1′)的侧面的密封膜(13)的表面基本上与没有覆盖密封膜(13)的半导体基片(1′)的部分的侧面是平齐的。6.根据权利要求1所述的半导体器件，其中，密封膜(13，17)覆盖半导体基片(1′)的所有表面和侧面。7.一种半导体器件，包括一个具有上表面和侧面的半导体基片(1′)；在半导体基片(1′)的一个表面上形成的多个连接凸台(2)；一个绝缘膜(3)，它具有使连接凸台(2)暴露出来的开口，并且覆盖半导体基片(1′)的上表面；与连接凸台(2)相连的布线(5)，设置在绝缘膜(3)上；与布线(5)相连的柱形电极(6)，该柱形电极(6)具有顶部表面；以及一个密封膜(13)，覆盖半导体基片(1′)的上表面和从顶部表面到半导体基片(1′)的厚度的至少一半的侧面(1a)，并使柱形电极(6)的顶部表面露出。8.根据权利要求7所述的半导体器件，其中，覆盖半导体基片(1′)的上表面的密封膜(13)基本上与柱形电极(6)的顶部表面是平齐的。9.根据权利要求7或8所述的半导体器件，其中，密封膜(13)完全覆盖半导体基片的侧面(1a)。10.根据权利...

【专利技术属性】
技术研发人员：若林猛，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP[日本]