半导体器件的测试系统技术方案

一种集成电路芯片的测试系统，用于在低温测试的过程中防止电路板结霜。所述测试系统包括能可拆卸地与测试电路板的第二表面接合的密封装置，其用于将第二表面的一部分密封，从而使第二表面的所述部分与周围空气隔绝。用这种方法，密封单元防止霜在测试电路的焊接结部分产生，霜的产生会导致在测试中的漏电故障。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路芯片的测试系统，更具体地说，涉及保护电路板在检测时不受低温影响的、用于集成电路芯片的测试系统。
技术介绍
由于芯片上系统(SOC，System On Chip)的产品越来越高度集成化，测试的重要性也倍受重视。特别是由于SOC产品的应用越来越多样化，必须保证产品即使是在极端环境下也能正确地工作。为了保证这点，产品要经高温测试、低温测试、高电压应力(HVS)测试等测试。特别是在接近-45℃至-90℃的温度下进行的极低温测试，是产品最难通过的测试。在高温测试中显示有很少的漏电故障，而在低温测试中的漏电故障非常普遍。这是因为，在低温下，电路板(也被称为“测试电路板、底板或操作板”)下的超冷空气被凝结成固态，即霜，它会引起漏电故障。大部分用于半导体封装的测试装置包括为了冷却测试头而使外部空气连续流入测试头的结构。在这种情况下，连接到半导体封装的插头的端子由金属制成，从而以比电路板快的速度传递热量。因此，先在电路板的底部产生霜，特别是在含焊料的插座区域。而且，当流过测试头的外部空气继续流过电路板的底部时，会导致短路作用和漏电故障的霜的量增加。这样的漏电故障增加了测试产品特性所需的时间。更为严重的，测试本身不能进行。尤其是，由于漏电故障通常是在-90℃下进行的测试的开始时间出现，所以没有在-90℃下测试产品的特性的先例。漏电故障的出现如下。根据描述了饱和蒸气压力(es)和温度(T)之间的关系的Clausius-Clapeyron方程，当压力不变而含湿量恒定的空气降到露点以下时，在空气中的水蒸气变得过饱和。这时在低温的测试板的底部产生霜或水滴，并且这在产品的测试过程中导致漏电故障。当测试半导体产品时，漏电故障可能在包括功能测试和模拟测试在内的所有项目的测量中导致严重的误差。因此，为了完成极低温测试，必须去除漏电的源头。在传统的解决这一问题的尝试中，使用了一种用于替代有湿气的空气的材料，即加热过的干燥气体，来防止在低温下结露等现象(日本公开专利No.12-35459，下文标记为“参考文献1”)。在备选方法中，在预计有结露的电路板上涂敷隔离液体或隔离固体(日本公开专利No.6-118136，下文标记为“参考文献2”)但是，在使用了加热过的干燥气体的参考文献1中，因为不同结构的每个半导体测试装置需要密封空间、干燥气体、干燥通道、加热板或插座向导，每个装置模型的成本增加。此外，由于它们占据了大量的空间，多个测试装置需要相当大的成本和空间。另外，由于干燥气体需要送风装置，所以它的实际应用有许多限制。同时，在参考文献2中，将隔离液体或隔离固体与电路板接合是最重要的。在使用隔离液体的情况下，当极低的温度(-90℃)的液体凝固成固体时，隔离体的体积改变。在使用隔离固体的情况下，由于电路板和隔离体之间的热膨胀不同，在其间的空隙中可能产生结露。因此，可能损坏电路板和与电路板的底部接合的电子部件。而且，在该方法中，在每个电路板上涂敷隔离液体和隔离固体很不方便，并且由于隔离液体和隔离固体的涂层不能被再利用，该过程包括了持续的花费。此外，在将隔离体与电路板接合之后，不容易除去接合后的隔离体。这使交换或测试电子部件很困难。
技术实现思路
本专利技术涉及一种针对上述传统方法的局限性的系统。为此，本专利技术的一个特征是提供一种集成电路芯片的测试系统，其包括测试板并用于在极端环境的测试过程中防止电路板的下面结霜。本专利技术的另一特征是提供一种集成电路芯片的测试系统，该测试系统可以灵活地用于所有类型的半导体测试装置并易于安装和拆卸，以便与测试下的产品范围相对应。根据本专利技术的第一方面，集成电路芯片的测试系统包括测试电路板；温度控制器，用于将安装在测试电路板的第一表面上的一个或多个集成电路芯片置于预定的温度工况下；密封单元，能可拆卸地与测试电路板的第二表面接合，用于密封至少所述第二表面的一部分，从而使第二表面的所述部分与周围空气隔绝；以及检测器，用于与测试电路板电连接，从而测试一个或多个集成电路芯片的特性。在本专利技术的一个优选实施例中，用于测试一个或多个集成电路芯片的电路部分安装到测试电路板的第二表面上，其中，第二表面被隔离的部分包括电路部分。密封单元包括不可渗透的盖，该盖子能覆盖所述被隔离的部分，还包括粘胶带，用于将测试电路板的盖子密封和粘合到第二表面上。所述盖子可由从包括合成树脂、橡胶、金属和陶瓷的集合中选取的材料构成，该盖子可有透明的视窗或吸湿材料。一个或多个集成电路芯片的安装区域可位于安装有电路部件的区域。在一个实施例中，密封单元包括能覆盖电路部分的不可渗透的盖，通过螺钉将该盖密封并接合到测试电路板的第二表面上。温度控制器将温度受控的空气供给一个或多个集成电路芯片，从而将所述一个或多个电路芯片置于预定温度的工况下。而且，所述测试系统包括用于将空气从温度控制装置供到测试电路板的第二表面与盖子之间的空间的装置。所述测试系统包括用于排放供到测试电路板的第二表面与盖子之间的空间的空气的装置。在本专利技术的所述优选实施例中，集成电路芯片的测试系统可包括一个或多个通孔，用于将供到一个或多个集成电路芯片的空气送到第二表面与盖子之间的空间。本专利技术可体现为不同的形式，并且不需要局限于所述的实施例而构建。提供所述实施例以使说明更彻底和完全，并且完整地将本专利技术的范围传达给本领域的技术人员。在附图中，为了清楚而放大了所述层和区域的厚度。本专利技术的所述集成电路芯片的测试系统包括安装在测试电路板的底部上的密封装置。该密封装置将测试电路板与周围的空气流隔绝。因为将预定量的水蒸气含量限制在密封装置的内部空间中，该内部空间与空气流隔离，所以在该区域中在一定程度上不产生霜，这对引起漏电故障足够的重要。附图说明结合附图，从对本专利技术的优选实施例的下述详细说明中，本专利技术的其它目的和优点将会更易于理解，其中图1示出根据本专利技术一优选实施例的测试系统的透视图；图2示出如图1所述的测试电路板和密封装置的透视图；图3示出装有密封装置的测试电路板的底视图；图4示出沿图3的线4-4截取的腰部横截面图；图5示出根据本专利技术的优选实施例的半导体器件测试系统进行极低温测试的示图；图6和7分别示出根据传统装置和本专利技术的极低温测试的测试结果曲线；图8和9是根据本专利技术的密封装置的备选实施例的示图。具体实施例方式图1是根据本专利技术一个优选实施例的半导体器件测试系统。参照图1，所述半导体器件测试系统包括测试电路板130、温度控制装置120、检测器110和密封装置140。温度控制装置120将温度非常低或温度非常高的空气提供给被测试的半导体集成电路芯片10(此后称为“半导体器件”)，从而将半导体器件置于预定温度的工况下(-90℃至125℃)。如图5所示，温度控制装置120具有空气喷嘴122和围绕空气喷嘴122的透明圆筒124。可从Temptronic ofINTEST公司购得合适的温度控制装置。检测器110与测试电路板130电连接，以便测试半导体器件10的性能。检测器110具有测试头112或测量部分，该测量部分与测试电路板130电连接，并且进行测试。测试头112在测试头112的上部有安装部分114，测试电路板130安装在该处。通道销117(通常称作弹簧单高跷销Pogo pins)设置在安装部分114上，该通道销11本文档来自技高网...

【技术保护点】
一种集成电路芯片的测试系统，包括： 测试电路板； 温度控制器，其用于将安装在测试电路板的第一表面上的一个或多个集成电路芯片置于预定的温度工况下； 密封单元，可拆卸地与测试电路板的第二表面接合，其用于密封至少所述第二表面的一部分，从而使第二表面的所述部分与周围空气隔绝；以及 检测器，其与测试电路板电连接，测试一个或多个集成电路芯片的特性。

【技术特征摘要】
KR 2002-1-7 675/021.一种集成电路芯片的测试系统，包括测试电路板；温度控制器，其用于将安装在测试电路板的第一表面上的一个或多个集成电路芯片置于预定的温度工况下；密封单元，可拆卸地与测试电路板的第二表面接合，其用于密封至少所述第二表面的一部分，从而使第二表面的所述部分与周围空气隔绝；以及检测器，其与测试电路板电连接，测试一个或多个集成电路芯片的特性。2.如权利要求1所述的测试系统，其中，用于测试一个或多个集成电路芯片的电路部件安装到测试电路板的第二表面上，其中，第二表面的被隔离部分包括所述电路部件。3.如权利要求1所述的测试系统，其中，密封装置包括不可渗透的盖，其能覆盖第二表面的所述被隔离部分；粘合部件，其用于将所述盖密封和接合到测试电路板的所述第二表面上。4.如权利要求3所述的测试系统，其中，所述盖由从包括合成树脂、橡胶、金属和陶瓷的集合选取的材料构成。5.如权利要求3所述的测试系统，其中，所述盖具有透明的视窗。6.如权利要求3所述的测试系统，其中，所述盖还包括设置在第二表面和所述盖之间的吸湿材料。7.如权利要求3所述的测试...

【专利技术属性】
技术研发人员：金允珉，金基烈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]