开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件技术

本发明专利技术提供一种对具有横向漂移区和导电顶场板的晶体管器件的改进方法和结构。该方法包括借助于减小连接栅电极的部分场电板，以及减小具有漂移区的栅极和漏极的有效重叠部分来减小栅极到漏极电容。这样导致晶体管开关过程中能量损耗减少，且更有效工作。在较高的漏电压时栅极到漏极的电容的减小率更快，有助于高压应用中有明显的能量效率。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有横向漂移区和导电场电板的硅上绝缘体(SOI)型的半导体器件的改进结构及其制造方法。特别，本专利技术提出具有横向漂移区的晶体管的结构和制造该改进结构的方法，其中采用栅电极的延伸部分或在场氧化区上横向延伸的场电板，其中通过保持完整的场电板并减少连接到栅极的场电板的横向长度，显著地减少了栅极到漏极电容。在高压功率器件制造中，在某些区域总是必须权衡和折衷例如击穿电压、尺寸、“导通”电阻、制造的简单性和可靠性、以及开关周期时间和能量损耗。理想情况，这种器件在所有的区域都将表现出优越的性能，具有最小的运行缺点和制造复杂性。相关的美国专利号5,246,870和5,412,241展示了对基本SOI结构的改进，其中通过在漂移区中提供线性杂质分布实现击穿电压增加，两者都是共同转让的待审申请并引入这里作为参考。在这些SOI器件中，在横向的MOS结构中的沟道或体区与漏极之间的漂移区提供有多种结构，例如薄的部分和线性横向掺杂密度分布，这些大体上使击穿电压特性增加。此外，在基本上恒定厚度的场氧化区上提供顶场板以允许漂移区放置两倍的导电电荷，由此减少导电损耗而没有减小击穿电压。但是为了保持高击穿电压，邻近漂移区的源侧的导电电荷的总数必须保持非常少，因此导致电流流动阻塞和使导电损耗不能优化。美国专利号5,648,671展示了对基本SOI结构的进一步改进，该专利展示了具有线性-台阶的场氧化区和线性掺杂分布的横向薄膜SOI器件，具有减小导电损耗而不减小击穿电压的特点。这种结构进一步的改进展示在美国专利号5,969,387中，两者都是共同转让的待审申请且由本申请的两个专利技术人共同专利技术，也引入在这里作参考。该专利的改进，其目的是提供先进增强的器件性能，公开了以基本上连续的方式增加部分顶氧化层的厚度，同时以基本上连续的方式减少顶氧化层下的部分横向漂移区或场氧化层的厚度，两者的距离比薄的半导体薄膜的最大厚度大了至少约5倍。共同转让的待审申请的美国专利号6,028,337公开另一种改进的高压薄膜器件，且该申请由本申请的两个专利技术人共同专利技术，同样引入这里作参考。后者的改进是在器件内提供附加的结构，用于在工作过程中耗尽在横向上邻近体区的部分漂移区，此外，一般类型的器件的一般耗尽通常发生在垂直方向。通过举例，描述这些已有技术的器件，而且，明显地，对已有技术的基本SOI LDMOS结构还有其它改进和增强的许多其他方案。尽管公开了对基本SOI LDMOS器件的多种重要的改进，但是没有一个已有技术器件涉及增加栅极到漏极电容的问题，栅极到漏极电容是在场氧化区上横向延伸的顶场板(电连接栅电极，并且有时只不过是它的延伸部分)的副产品，场氧化区本身横向地延伸在漂移沟道上，美国专利号5,246,870和5,412,241第一次引入这种顶场板，如今是标准SOI LDMOS结构的常规部分。下面更进一步描述最终增加栅极到漏极电容的问题，且该问题是本专利技术的方法和结构的核心。顶场板的存在直接导致栅极到漏极电容增加，结果在晶体管开关过程中增加能量损耗，因此能量效率低。由此，希望具有一种在高压、高电流环境中具有高性能的晶体管器件结构，其中进一步优化工作参数，特别是更低的栅极到漏极电容，以及最终减少了的开关过程中的能量损耗。本专利技术通过保持顶场板的优点，然而，同时减少器件的栅极到漏极的电容，以及因此减少开关过程中的能耗，设法改进上述已有技术的结构。通过减少栅电极、场电板与器件的漂移区电连接实现上述目的。与已有技术一样通过保持完整的顶场板实现这些目的，同时从栅电极切断顶场板且使这些部分连接回源极，由此减少栅极到漏极电阻。通过切断多晶硅栅电极并将横向的漏向部分连接到场电板以及只留下连接栅极的多晶硅的很小的源向部分。在一个实施例中，顶场板包括在漂移区上部分延伸的多晶硅栅触点以及连附于栅触点横向地突出在大部分漂移区上的金属场电板，粘附于多晶硅栅电极的金属场电板被从此切断并连接回源极触点。这限制了漂移区仅仅对延伸的多晶硅的栅极重叠。在另一个优选实施例中，如上所述，延伸的多晶硅栅触点自身切断为两个部分。在器件的源区侧的较小部分，该部分仍然连接到栅电极且在场氧化区的较小部分上延伸，以及连接到金属场电板的另一个较大部分，该部分连接回源极，限制漂移区与栅极的重叠，因此更进一步减少栅极到漏极电容。通过利用优选实施例的方法，实现了开关过程中能量损耗的明显减少。具有增加漏电压和漏电流的效果。附图说明图1显示常规的横向薄膜SOI器件的简化截面图；图2描绘常规横向薄膜SOI器件的更详细的截面图；图3显示根据本专利技术的第一实施例的图2的常规结构的改进；图4描绘了根据本专利技术的第二实施例的图2中所绘的常规结构的改进；图5是已有技术的常规结构和本专利技术的优选实施例的结构的栅极到漏极的电容或CGD，相对于漏极到源极的电压VDS的曲线；以及图6是已有技术的常规结构和本专利技术的优选实施例的结构的每一开关周期估计的能量损耗作为VDS函数的曲线。现在描述图1和图2所示的常规的SOI LDMOS结构，然后参考图3和图4描述对其改进的本专利技术的优选实施例。在图1的简化的截面图中，横向薄膜SOI MOS晶体管20包括半导体衬底22，掩埋绝缘层24，以及其内制造器件的半导体表面层26。MOS晶体管包括一种导电类型的源区28，第二反向导电类型的体区30，第一导电类型的横向漂移区32以及也是第一导电类型的漏区34。用参考标记30A表示邻接漂移区的体区的边缘。通过栅电极36完成基本器件结构，栅电极36通过氧化绝缘区38与半导体表面层26绝缘。在本专利技术的范围内，本专利技术中所使用的MOS晶体管结构优选具有各种性能增强的结构，如，台阶氧化区38A和38B，形成场区部分36A的延伸的栅电极结构，覆盖栅电极36和延伸的栅电极36A的绝缘氧化层42，由金属或等效的导电材料制成的顶场板44，朝器件的漏侧横向突出的顶场板44A的延伸部分，以及薄化的横向漂移区部分32A，在上述已有技术中细述的所有部分，以及作为希望的多种和各种各样的其他性能增强特点都不脱离本专利技术的精神或范围。同样，MOS晶体管20也可以包括表面接触区40，表面接触区40与源区28接触，位于体区30内并且与体区的导电类型相同但是更高掺杂。应注意到，在高压应用时，漏极到源极电压在数百伏特数量级，为了保持电压导电顶场板是必要的。应该理解图中显示简化的代表性器件，在这里描绘了特定的器件结构，但是在本专利技术的范围内可以采用器件的不同几何形状和结构。图2描绘了非常类似的常规SOI LDMOS晶体管。在图2中有与图1中相同标记的区域表示相同结构元件且不再进一步描述。图2用更精确的方式又描绘了器件的几何形状和结构，但是如上所解释应该明白，即使更详细的图形描绘例如图2-4，也只是实际器件的简化并非全面的绘制。参考图2-4，仅有结构不同，或者看起来与图1可能有不同的地方才进行说明，在图2-4中与图1具有相同的参考标记的所有其他器件结构和元件理解为表示相同的器件结构或元件。作为例子，图2描绘了晶体管结构的NMOS结构。参考图2，附加地展示了连接延伸的多晶硅栅电极结构36A的金属顶场板44，顶场板44A的延伸部分，顶场板44之上的绝缘层51，以及延伸的顶场板44A，以及至器件的栅极36、源极28以及漏本文档来自技高网...

【技术保护点】
一种将开关晶体管时的能量损耗减少的方法，该晶体管具有横向漂移区（３２），在所述的横向漂移区（３２）的一部分上横向延伸的栅电极（３６，３６Ａ），以及在所述的横向漂移区（３２）的至少一部分上横向延伸的导电场电板（４４，４４Ａ），该方法包括： 使延伸的栅极部分（３６，３６Ａ）切成两部分； 使延伸的栅电极（３６，３６Ａ）的第一部分与场电板和第二部分（３６，３６Ａ）电绝缘；以及 使场电板（４４，４４Ａ）和延伸的栅电极（３６，３６Ａ）的第二部分连接源极（２８）以便减小栅极到漏极的电容（３０１，４０１）。

【技术特征摘要】
US 2001-2-27 09/794,5621.一种将开关晶体管时的能量损耗减少的方法，该晶体管具有横向漂移区(32)，在所述的横向漂移区(32)的一部分上横向延伸的栅电极(36，36A)，以及在所述的横向漂移区(32)的至少一部分上横向延伸的导电场电板(44，44A)，该方法包括使延伸的栅极部分(36，36A)切成两部分；使延伸的栅电极(36，36A)的第一部分与场电板和第二部分(36，36A)电绝缘；以及使场电板(44，44A)和延伸的栅电极(36，36A)的第二部分连接源极(28)以便减小栅极到漏极的电容(301，401)。2.如权利要求1所述的方法，其中栅电极(36，36A)和场电板(44，44A)至少在一定程度上延伸在漂移区(32)的不同部分之上。3.如权利要求2所述的方法，其中晶体管的横向漂移区(32)横向地布置在体区(30)和漏区(34)之间。4.如权利要求3所述的方法，其中延伸的栅电极(36，36A)由多晶硅制成，以及场电板(44，44A)由金属制成。5.如权利要求4所述的方法，其中延伸的栅电极(36A)的第一部分横向最靠近源极(28)以及第二部分横向最靠近漏极(34)。6.如权利要求5所述的方法，其中晶体管是NMOS或PMOS器件的任意一种。7.如权利要求5所述的方法，其中晶体管是LIGB器件。8.一种横向薄膜SOI器件，包括半导体衬底(22)，在所述的衬底(22)上的掩埋绝缘层(24)，以及在所述的掩埋绝缘层(24)上的SOI层(26)中的横向的MOS器件，且该MOS器件具有形成在与第一导电类型相反的第二导电类型的体区(30)中的第一导电类型的源区(28)，所述的第一导电类型的的横向漂移区(32)邻近所述的体区(30)，所述的第一导电类型的漏区(34)通过所述的横向漂移区(32)与体区(30)横向隔开，在所述的部分体区(...

【专利技术属性】
技术研发人员：J佩特鲁泽洛，TJ莱塔维克，MR辛普森，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]