【技术实现步骤摘要】
本专利技术涉及设计包括半导体元件的半导体器件的方法，这些半导体元件每个都具有栅绝缘薄膜。特别是，本专利技术涉及，其中具有不同的栅绝缘薄膜的多个半导体元件是在相同的衬底上相互整体地形成的。
技术介绍
在半导体元件中每个都有栅绝缘薄膜，例如MOS晶体管，由于栅绝缘薄膜可靠性的退化，栅绝缘薄膜特性的退化，或者在制造这些元件过程中栅绝缘薄膜的击穿而产生问题。举例来说，在包括以MOS晶体管作为半导体元件的半导体器件中，在由硅氧化物薄膜或其类似物制成的栅绝缘薄膜被形成于半导体衬底上，同时以多晶硅，铝或其类似物制成的栅电极在衬底主体上被形成以形成MOS晶体管之后，形成了一个夹层绝缘薄膜(interlayer insulating film)以致于MOS晶体管被覆盖，穿过夹层绝缘薄膜形成接触插头(contact plug)以接触栅电极，在夹层绝缘薄膜上形成上层布线(upper layer wiring)以接触接触插头，以及穿过夹层绝缘薄膜形成通孔(via hole)(通孔through hole)以延伸到布线，在一系列的过程中，在栅电极、接触插头、布线、通孔等形成的期间，采用...
【技术保护点】
【技术特征摘要】
1.一种用于设计半导体器件的方法，该半导体器件包括多个具有不同厚度的栅绝缘薄膜的半导体元件，其中，将不同的触角标准分别应用于该多个半导体元件。2.如权利要求1所述的方法，其中，用于具有厚度等于或小于预定厚度的栅绝缘薄膜的第一半导体元件的第一触角标准比用于具有厚度大于预定厚度的栅绝缘薄膜的第二半导体元件的第二触角标准更宽松。3.如权利要求2所述的方法，其中，所述预定的厚度允许电荷隧道效应发生。4.如权利要求3所述的方法，其中，所述栅绝缘薄膜由硅氧化物薄膜制成；以及所述的预定厚度是大约2.6nm。5.如权利要求3所述的方法，其中，所述第二触角标准是复触角比率等于或小于100，接触触角比率等于或小于10，通路触角比率等于或小于20，以及布线触角比率等于或小于5000。6.如权利要求5所述的方法，其中，通常使用在所述第一和第二半导体元件中的触角电极依照所述第二触角标准形成。7.一种在半导体芯片上形成半导体器件的方法，包括形成具有第一触角标准的第一厚度的第一MOS晶体管；以及形成具有第二触角标准的第二MOS晶体管，该第二MOS晶体管具有比所述第一厚度更厚的第二厚度，与第一触角标准相比第二触角标准更宽松。8.如权利要求7所述的方法，其中，所述第一厚度是允许隧道电流穿过的厚度，以及所述的第二厚度是不允许隧道电流穿过的厚度。9.如权利要求8所述的方法，其中，所述第一MOS晶体管形成在内部电路中，所述的第二MOS晶体管形成在外围电路中。10.如权利要求7所述的方法，其中，所述第一MOS晶体管是NMOS晶体管，所述第二MOS晶体管是PMOS晶体...
【专利技术属性】
技术研发人员：民田浩靖，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。