包括插置物的半导体封装件制造技术

一种半导体封装件包括：处理器；下存储器，其包括垂直层叠的多个下存储器芯片；插置物，其安装在处理器和下存储器上；以及上存储器，其安装在插置物上，该上存储器包括垂直层叠的多个上存储器芯片。插置物包括第一物理层(PHY)，其在处理器和下存储器之间发送和接收信号以及在处理器和上存储器之间发送和接收信号，并且处理器包括与第一PHY通信的第二PHY以及将第一PHY电连接到第二PHY的第一硅通孔(TSV)。(TSV)。(TSV)。

【技术实现步骤摘要】
包括插置物的半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求2020年7月27日提交至韩国知识产权局的韩国专利申请No.10
‑
2020
‑
0093027的优先权，该申请的公开内容整体以引用方式并入本文中。


[0003]本专利技术构思涉及半导体封装件，更具体地，涉及一种包括插置物的半导体封装件。

技术介绍

[0004]随着电子工业进步，电子装置逐渐小型化并且适于执行多任务，因此，应用于电子装置的存储器的速度和容量不断增加。
[0005]已开发了系统封装件(SiP)技术以增加电子装置的性能并降低成本。根据此技术，半导体存储器装置连同处理单元一起被集成到一个封装件结构中，因此一个半导体封装件产品执行高速操作、海量数据处理和多功能操作。另外，已设计出高带宽存储器(HBM)技术以用于通过在单个封装件内垂直层叠多个半导体芯片来实现大容量存储器。各种层叠的存储器装置使用硅通孔(TSV)技术彼此连接。
[0006]HBM具有多个垂直层叠的半导体芯片通过TSV彼此连接并且通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，包括：处理器；第一存储器，其包括多个第一存储器芯片；插置物，其设置在所述处理器和所述第一存储器上方；以及第二存储器，其设置在所述插置物上方，所述第二存储器包括多个第二存储器芯片，其中，所述插置物设置在所述第一存储器和所述第二存储器之间，其中，所述插置物包括在所述处理器和所述第一存储器之间发送和接收信号以及在所述处理器和所述第二存储器之间发送和接收信号的第一物理层，其中，所述处理器包括与所述第一物理层通信的第二物理层，并且其中，第一硅通孔将所述第一物理层电连接到所述第二物理层。2.根据权利要求1所述的半导体封装件，其中，所述第一存储器的所述多个第一存储器芯片中的存储器芯片的数量与所述第二存储器的所述多个第二存储器芯片中的存储器芯片的数量相同。3.根据权利要求1所述的半导体封装件，其中，所述第一存储器的所述多个第一存储器芯片中的存储器芯片的数量不同于所述第二存储器的所述多个第二存储器芯片中的存储器芯片的数量。4.根据权利要求1所述的半导体封装件，其中，所述多个第一存储器芯片中的每一个包括：第一数据硅通孔，其通过所述第一物理层接收从所述处理器接收的数据信号；以及第一电源硅通孔，其从第一基板接收电源信号，并且其中，所述多个第二存储器芯片中的每一个包括：第二数据硅通孔，其通过所述第一物理层接收从所述处理器接收的数据信号；以及第二电源硅通孔，其从所述第一电源硅通孔接收所述电源信号。5.根据权利要求4所述的半导体封装件，其中，所述插置物还包括将所述第一电源硅通孔电连接到所述第二电源硅通孔的电源硅通孔。6.根据权利要求4所述的半导体封装件，其中，所述插置物还包括将所述第一数据硅通孔电连接到所述第二数据硅通孔的数据硅通孔。7.根据权利要求4所述的半导体封装件，其中，所述插置物还包括：包括所述第一物理层的第二基板；以及设置在所述第二基板上的重分布层，并且其中，所述重分布层包括：第一重分布图案，其在所述第二数据硅通孔和所述第一物理层之间传送所述数据信号；第二重分布图案，其在所述第一数据硅通孔和所述第一物理层之间传送所述数据信号；第三重分布图案，其在所述第一电源硅通孔和所述第二电源硅通孔之间传送所述电源信号；以及钝化层，其至少部分地覆盖所述第一重分布图案、所述第二重分布图案和所述第三重分布图案。
8.根据权利要求4所述的半导体封装件，其中，所述处理器还包括通过基板接收电源信号的第二硅通孔。9.根据权利要求8所述的半导体封装件，其中，所述第二硅通孔通过所述插置物将所述电源信号传送至所述第二电源硅通孔。10.根据权利要求1所述的半导体封装件，其中，所述插置物还包括补偿由所述第一物理层传送和接收的信号的信号完整性的损失的至少一个转发器。11.根据权利要求1所述的半导体封装件，其中，所述第二物理层设置在所述处理器的与...

【专利技术属性】
技术研发人员：白起源，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：