用于蚀刻有机低Ｋ材料的特殊化学工艺制造技术

提供一种用于蚀刻集成电路晶片中的特征的方法，该方法使微掩蔽的效应最小化。该方法将包含碳氟化合物气体的蚀刻剂气体引入到晶片，利用蚀刻剂气体以便在邻近晶片的至少一部分处形成等离子体。利用等离子体蚀刻晶片内部特征的至少一部分。碳氟化合物分解为氟和碳氢化合物执行两种功能。氟防止或显著地减少在蚀刻期间溅射的掩模成分淀积在蚀刻的特征的底部上。碳氢化合物用作在特征侧壁上形成钝化层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体的制造。更具体地，本专利技术涉及半导体晶片中的有机低k电介质的蚀刻。
技术介绍
集成电路利用电介质层以便使半导体结构的各种层上的各导线绝缘，该电介质层典型由二氧化硅SiO2形成。随着半导体电路变得更快更紧凑、工作频率不断提高，半导体器件内的各导线之间的距离就不断降低。这样就导致了对于电路的耦合电容量的增加，耦合电容的增加具有使半导体器件的工作变慢的缺点。因此，利用能够使各导线有效地绝缘而避免增加耦合电容量的电介质层是很重要的。通常，集成电路中的耦合电容与用于形成电介质层的材料的介电常数成正比。如上所述，在常规集成电路中的电介质层传统地由SiO2形成，其介电常数为大约4.0。随着半导体器件中的线密度和工作频率的增加，由SiO2形成的电介质层就不能使各导线有效地绝缘至防止耦合电容量的增加所要求的程度。在努力减少集成电路中的耦合电容量中，半导体工业致力于研究开发具有介电常数低于SiO2的介电常数的材料，这种材料适合于在集成电路中形成为电介质层。目前，已经开发出了有时称为“低k材料”的所期望的多种材料。这些新电介质材料的大多数是有机化合物。在说明书和权利要求书中，低k材料定义为介电常数“k”小、于3的材料。低k材料包括，但并不特别限定为苯并环丁烯(benzocyclobutene)或BCB；由allied Signal of Morristown，NJ，a division of Honeywell，Inc，Minneapolis，MN制造的FlareTM；从Union Carbide Corporation，Danbury CT可获取的一种或多种聚对亚苯基二甲基二聚体(parylene dimers)；聚四氟乙烯或PTFE；以及SiLK。适合于IC电介质应用的一种PTFE是从W.L.Gore &Associates，Inc，Newark，DE可获取的SPEEDFILMTM。从DowChemicalCompany，Midland，Michigan可获取的SiLK是无硅BCB。在半导体晶片处理期间，利用公知的构图和蚀刻工艺在晶片中限定出半导体器件的特征。在这些工艺中，在晶片上淀积光刻胶(PR)材料、然后通过掩模板过滤的光对光刻胶进行曝光。掩模板通常为构图有典型特征的几何图形的玻璃板，该典型特征的几何图形阻挡光穿过掩模板传播。在光穿过掩模板之后，光就接触光刻胶材料的表面。光改变光刻胶材料的化学组分，以致显影机可以去除光刻胶材料的一部分。在正性光刻胶材料的情况下，去除曝光区；在负性光刻胶材料的情况下，去除非曝光区。此后，蚀刻晶片以去除不再受光刻胶材料保护的区域下面的材料，由此在晶片中确定出所需的特征。通常，通过氧化(例如，基于氧的氧化)或还原(例如，基于氢的还原)化学工艺就可以蚀刻低k有机聚合物。双频电容耦合(DFC)电介质腐蚀系统有利于实现电介质的蚀刻。这样的一种系统是从Lam Research Corporation，Fremont CA可获取的LamResearch model 4520XLETM和Exelan-HPTM系统。在一个系统中，4520XLETM系统需处理非常复杂的电介质腐蚀组合(portfolio)。处理包括接触、通孔、双层(bilevel)接触、无边界接触、氮化物和氧化物隔离物以及钝化物。在同一系统中，先进的蚀刻系统如4520XLETM可以进行几种处理。通过在单一系统中进行多种不同的半导体制造步骤，就可以提高晶片的生产量。甚至期望更加先进的系统在同一设备中具有其它步骤的性能。再次举例，但不限于，Lam Research公司的ExelanTM系统是一种能够在单一设备中进行多种处理步骤的干法腐蚀系统。ExelanTM能够用单一反应室原位进行硬掩模开口、无机和有机ARC蚀刻以及光刻胶剥除。这种系统的大量工艺组合包括在亚0.18微米环境下所需的掺杂的和未掺杂的氧化物以及低k电介质中的所有双镶嵌结构、接触、通孔、隔离物和钝化物的蚀刻。当然，各种各样的半导体制造系统中可以采用在此列举的原理，并且这些原理特别适用所有的这些替换。在此使用的术语“原位(in situ)”指在半导体制造设备的相同部分中不用从设备中移出衬底的情况下，在给定的衬底例如硅晶片上执行的一种工艺或多种工艺。许多集成电路制造技术在一个或多个用于在晶片上形成特征的构图步骤之后采用光刻胶剥除步骤。因为许多光刻胶相对于低k电介质，特别是有机低k电介质，例如SiLK，具有相似的化学组分，为了在晶片内部的特征蚀刻期间确保控制好轮廓，通常在光刻胶的下面使用硬掩模。图1a中示出了集成有硬掩模层的晶片叠层的实例。示出了具有构图的光刻胶层10的晶片1。在本实例中，晶片1包括其上淀积有碳化硅或氮化硅阻挡层20的一个硅衬底22。在阻挡层20上淀积的是有机低k电介质层14，例如Dow Corning SiLKTM。可以在阻挡层的下面形成未示出的金属化结构。在有机低k层14上淀积硬掩模层，完成示例性的晶片叠层。硬掩模可以由SiO2、Si3N4或其它硬掩模材料形成。在硬掩模12之上提供前面讨论的被构图的光刻胶层10。当然，本领域普通技术人员应当理解，这种晶片叠层仅仅是实例性的。可以采用本领域普通技术人员公知的可替换的结构和薄膜以便实现可替换的集成电路设计。现在参照图1b，如图1b所示，当进行蚀刻，特别是蚀刻有机低k电介质层例如SiLK时，蚀刻去除光刻胶层10，暴露出光刻胶层10下面的硬掩模12的部分。随着蚀刻的继续，硬掩模层的离子轰击还蚀刻去除硬掩模层12的一部分，例如30处。一些由此蚀刻去除的硬掩模材料就会例如通过溅射再次淀积在晶片的表面上和再次淀积到反应室的表面上。在蚀刻期间，至少某些这种材料32会进一步淀积在被蚀刻的特征的底部，如图部分“A”中的36所示。微掩模量就随着蚀刻期间的RF功率的增加而增加。图1c中放大了部分“A”。参照该附图，该附图示出了通过例如SiLK的有机低k电介质层14蚀刻的特征，例如26。在光学显微镜下可以看见在36处再次淀积的硬掩模材料形成硬掩模材料的针状体(spicule)34。这种材料的外貌引起了一种称为“草地(grass)”的绰号，并且它就是微掩蔽SiLK、形成“草地”的溅射的硬掩模。当然，微掩蔽(micromask)的过程不仅减慢了特征的腐蚀速度，而且它还导致了特征蚀刻的不稳定和不规则，最终导致了较差的轮廓控制和产量的降低。因此，就需要一套方法，该方法在蚀刻集成电路的特征期间削弱、优选消除草地的形成、从而在这种蚀刻期间维持CD(临界尺寸)的控制。更加需要一种工艺，该工艺通过提供侧壁钝化、使有机低k材料的横向蚀刻最小化能够在蚀刻期间提供良好的轮廓控制。更加需要一种工艺，该工艺能够降低蚀刻期间对光刻胶的不希望侵蚀。更加需要一种工艺，一旦由于光刻胶的去除使硬掩模暴露于等离子体，该工艺能够保护硬掩模。还需要一套方法，该方法完全适合于一个宽范围的蚀刻等离子体密度。为了有利于进一步的晶片处理并提高总的器件质量，需要一套方法，该方法提供无残余物的表面。为了维持晶片的高产量，还需要一套方法，该方法能够在用于形成晶片的制造设备中原位进行处理。最后，非常希望利用现有的集成电路制造设备也能本文档来自技高网...

【技术保护点】
一种用于在集成电路晶片中蚀刻一特征的方法，该晶片包含有至少一个低ｋ电介质层，该方法包括：在一反应室中设置该晶片；将含碳氟化合物的蚀刻剂气体的气流引入到该反应室中；在该反应室中由该蚀刻剂气体形成等离子体；以及在该低ｋ电介质层的至少一部分中蚀刻该特征。

【技术特征摘要】
【国外来华专利技术】US 2001-2-12 09/782,1851.一种用于在集成电路晶片中蚀刻一特征的方法，该晶片包含有至少一个低k电介质层，该方法包括在一反应室中设置该晶片；将含碳氟化合物的蚀刻剂气体的气流引入到该反应室中；在该反应室中由该蚀刻剂气体形成等离子体；以及在该低k电介质层的至少一部分中蚀刻该特征。2.如权利要求1所述的方法，其中低k电介质层是有机低k电介质层。3.如权利要求2所述的方法，其中碳氟化合物选自由CH3F、CH2F2、和CHF3组成的组。4.如权利要求3所述的方法，其中含碳氟化合物的蚀刻剂气体还包含选择自由氧、氢、氮和氨组成的组中的添加剂。5.如权利要求4所述的方法，其中有机电介质层由SiLK形成。6.如权利要求5所述的方法，其中碳氟化合物具有一定的流速，其中碳氟化合物的流速在0.5sccm和50sccm之间。7.如权利要求2所述的方法，其中有机电介质层由SiLK形成。8.如权利要求7所述的方法，其中含碳氟化合物的蚀刻剂气体包括CH3F气体、H2气体和N2气体。9.如权利要求7所述的方法，其中含碳氟化合物的蚀刻剂气体包括CH3F气体和NH3气体。10.如权利要求7所述的方法，其...

【专利技术属性】
技术研发人员：HH朱，JR鲍尔斯，IJ莫里，W巴比，M戈斯，
申请(专利权)人：兰姆研究有限公司，
类型：发明
国别省市：US[美国]