形成接触孔的方法技术

本发明专利技术公开了一种接触孔的制造方法。首先提供一衬底，在上述衬底上依序形成具有不同蚀刻速率的第一介电层、第二介电层及第三介电层。接着，在上述第三介电层上，形成一图案化的掩模层。以一蚀刻工序去除未被该掩模层所覆盖的部分的第一介电层、第二介电层及第三介电层，直至裸露出该衬底，以形成一接触孔开口。本发明专利技术的目的在于提供一个较佳的接触孔开口结构，增加次层金属层的覆盖能力，以减少元件断线或是阻抗的增加。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种半导体元件工艺技术(semiconductor-device-process-technology)，且特别有关一种在半导体元件工艺技术中制作接触孔(contact/via)的方法。
技术介绍
随着半导体元件的应用日趋广泛，工艺技术也越来越精密及复杂化，为了能够在有限的芯片表面上制作足够的金属内连线及增加电路的集成度，目前大多采用多层内连线的立体结构方式，以完成各个元件的连接，且在导电层之间以介电层来作为隔离各金属内连线的介电材料，以避免元件之间产生非预期性的导通。在多重内连导线的工艺中，除了需制作各层导线图案之外，更需藉助接触孔(contact/via)，以作为元件接触区与导线之间，或是多层导线之间联系的通道。当集成电路的密度增加，元件的设计法则(design rule)也越趋细密。近年来随着工艺线宽的缩小，接触孔的尺寸也越来越小，然而，为了提供内连线足够低的阻值，一般都不会将接触孔的深度变小，这样一来，却使得接触孔的长径比(aspect ratio)急速地增加。因此，如何形成覆盖能力良好的接触电极便成了工艺上的重要课题。图1a～1d显示现有技术中制作接触孔与本文档来自技高网...

【技术保护点】
一种形成接触孔的方法，至少包括下列步骤：提供一衬底，在上述衬底上依序形成具有不同蚀刻速率的第一介电层与第二介电层；于上述第二介电层上形成具有与上述第二介电层不同蚀刻速率的第三介电层；于上述第三介电层上形成一图案化的掩 模层；以及以一蚀刻工序去除未被该掩模层所覆盖的部分的第一介电层、第二介电层及第三介电层，直至裸露出该衬底，以形成一接触孔开口。

【技术特征摘要】
1.一种形成接触孔的方法，至少包括下列步骤提供一衬底，在上述衬底上依序形成具有不同蚀刻速率的第一介电层与第二介电层；于上述第二介电层上形成具有与上述第二介电层不同蚀刻速率的第三介电层；于上述第三介电层上形成一图案化的掩模层；以及以一蚀刻工序去除未被该掩模层所覆盖的部分的第一介电层、第二介电层及第三介电层，直至裸露出该衬底，以形成一接触孔开口。2.如权利要求1的方法，其中上述衬底是一液晶显示器中具有晶体管一侧的衬底。3.如权利要求1的方法，其中上述衬底是一半导体元件衬底。4.如权利要求1的方法，其中上述蚀刻工序以上述衬底作为蚀刻停止层。5.如权利要求1的方法，其中上述接触孔开口露出一下层内连线。6.如权利要求1的方法，其中上述接触孔开口露出一元件接触区。7.如权利要求1的方法，其中上述第一介电层、第二介电层及第三介电层分别选自硅的氮化物、硅的氧化物、硅的氮氧化物、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、未掺杂的硅玻璃及其组合物所组成的组中，且在上述蚀刻工序中第一介电层其蚀刻速率大于第二介电层的蚀刻速率、第三介电层其蚀刻速率大于第二介电层的蚀刻速率。8.如权利要求7的方法，其中在上述蚀刻工序对第三介电层与第二介电层的蚀刻速率比约在100比1至2比1之间。9.如权利要求1的方法，其中上述蚀刻工序包括干蚀刻及湿蚀刻，以接连的顺序完成。10.如权利要求1的方法，其中上述第一介电层的厚度介于1000至6000埃之间。11.如权利要求1的方法，其中上述第...

【专利技术属性】
技术研发人员：廖子毅，许建宙，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]