芯片引线框架制造技术

通过设置具有端的小片布置于基片表面上以便在小片和基片形成腔并在端和基片之间形成接触部来制造芯片引线框架。将化合物设置到所述表面，从而该化合物进入腔并在上基片表面上形成一层。该层可以向组件提供足够的刚性，其中可以蚀刻基片来制造引线框架。还揭示的是一种装置，它可以包括小片、引线框架和可以在引线框架上形成一层并填充和引线框架之间的腔的连续网络。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
背景本专利技术涉及芯片引线框架。半导体芯片可以包括每个都小于一微米的数百万个晶体管电路以及芯片与外部元件之间的多个连接。现在参考附图说明图1A，称作倒装片的结构便于装配紧凑，减少板上轨迹的尺寸并使具有改进的电和热性能的大量输入输出(I/O)连接更短、更多。该倒装片通常包括具有焊料突出部110的小片101，这些突出部将导电元件和基片114互连。电连接倒装片的一种方法使用受控塌陷(controlled-collapse)芯片连接技术(C4)。首先，将焊料突出部110施用到小片101、基片114或这两者的有效侧上的垫片上。接着，使焊料突出部110熔化并使其流动，确保突出部完全弄湿到小片110或基片114上相应的垫片上。通常将粘着的焊剂施用到待结合的一个或两个表面上。随后将小片101和基片114的承载焊剂的表面设置成彼此接触并对齐。通过将小片101和基片组加热到或高于焊料的熔点来进行回流。芯片和基片组合上的焊料和被熔化的焊料的表面张力使得相应的垫片彼此自对准。随后将结合的组冷却以使焊料固化。焊料互连的最终高度取决于熔化的焊料柱的表面张力和芯片重量之间的平衡。在去焊操作中，从小片101和基片11本文档来自技高网...

【技术保护点】
一种方法，其特征在于，包括：ａ）将具有端子的小片设置于导电基片的上表面上，从而在所述小片和所述基片之间形成腔并在所述端子和所述导电基片之间形成接触部；以及ｂ）将所述导电基片蚀刻来产生导电引线。

【技术特征摘要】
US 2001-6-8 09/878,1231.一种方法，其特征在于，包括；a)将具有端子的小片设置于导电基片的上表面上，从而在所述小片和所述基片之间形成腔并在所述端子和所述导电基片之间形成接触部；以及b)将所述导电基片蚀刻来产生导电引线。2.如权利要求1所述的方法，其特征在于，所述设置包括(1)将一化合物施用到所述表面上，从而使所述化合物在所述基片上表面上形成一层，以及(2)设定所述化合物来形成连续的网络。3.如权利要求1所述的方法，其特征在于，所述基片包括由所述基片底层支持的半蚀刻，且所述蚀刻包括除去所述基片底层。4.如权利要求1所述的方法，其特征在于，所述设置包括设置多个小片，且所述方法还包括切割所述被蚀刻的导电基片。5.如权利要求2所述的方法，其特征在于，所述化合物填充所述腔。6.如权利要求2所述的方法，其特征在于，在将所述化合物施用到所述表面上之前，使用底层填料组合物填充所述腔。7.如权利要求1所述的方法，其特征在于，所述基片上表面由绝缘层覆盖，该绝缘层切除出了适于接收所述端子的区域。8.如权利要求7所述的方法，其特征在于，在所述绝缘层和所述小片之间形成间隙，且所述方法还包括在b)之前，将化合物施用到与所述小片相对的所述绝缘层的表面上；用所述化合物填充所述间隙；以及设定所述化合物来形成连续的聚合物网络。9.一种方法，其特征在于，包括a)使化合物进入基片和连接到所述基片的小片之间的间隙并在所述基片的上表面上形成一层；以及b)设定所述化合物来产生在所述间隙内延伸的连续的、刚性的网络并形成环绕所述小片周边的一层。10.如权利要求9所述的方法，其特征在于，所述层至少延伸到和所述基片相对的所述小片的表面。11.如权利要求9所述的方法，其特征在于，所述层沿所述基片的平面延伸一距离，该距离至少是从所述小片的下表面到所述小片的上表面的距离。12.如权利要求9所述的方法，其特征在于，所述层延伸到所述基片的周边。13.如权利要求9所述的方法，其特征在于，所述施用包括(1)使用铸模包围所述小片和所述上基片表面来形成模腔；以及(2)将所述化合物注入所述模腔。14.如权利要求13所述的方法，其特征在于，所述铸模的表面包括薄膜。15.如权利要求13所述的方法，...

【专利技术属性】
技术研发人员：市川金也，熊本高志，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]