低K技术中的铜通孔制造技术

在具有铜互连和低ｋ层间电介质的集成电路中，发现热处理后开路的问题，通过Ｔｉ第一衬层（４２）、随后的ＣＶＤ　　ＴｉＮ保形衬层（４６）、依次随后的ＴＡ或ＴａＮ最终衬层（４８）解决该问题，从而增强通孔和底铜层之间的粘附力，同时把由Ｔｉ和铜之间合金化引起的电阻增加减小到可接受的值。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术的领域是利用铜金属化和低k电介质形成集成电路的领域。
技术介绍
在具有氧化物的铜领域中，现有技术已经开发了一组兼容材料，从而形成包含铜的沟槽和通孔的衬里。衬里(lining)必须粘附在电介质上和阻止扩散。通常，在氧化物电介质电路中，双镶嵌结构(dual damascenestructure)结合连接到下平面的通孔与水平互连部件，包括Ta或TaN粘结层、防止铜扩散的TaN阻挡层和铜籽晶淀积之前的Ta或TaN顶层。当半器件的尺寸继续缩小时，金属互连的RC延迟成为器件速度的主要限制因素。为了解决该问题，在低k电介质材料(减小金属线路之间的电容C)中进行铜互连(减小电阻R)成为将器件缩小为深亚微米尺寸的半导体工业的关键问题。进行铜低k金属化工艺最经济的方法是在使用具有金属通孔和金属线路的双镶嵌结构，在一个工序中腐蚀和用铜金属填充通孔和金属线路。通过CMP(化学机械抛光)除去过量的铜。在双镶嵌结构中，金属通孔和金属线路都需要铜金属和介质材料之间的阻挡层(或多层)。该阻挡层称为衬层(liner)。该衬层有两个作用作为铜扩散阻挡层，防止铜扩散到介质材料中，作为铜金属通孔和底金属线路(本文档来自技高网...

【技术保护点】
一种在集成电路中形成铜互连的方法，包括以下步骤：　　　　（ａ）淀积和构图第一铜互连层（３０）；　　　　（ｂ）淀积第一低介电常数层间介质层（４０）；　　　　（ｃ）形成一组通孔，所述通孔穿过所述的第一低介电常数层间介质层，中止在所述第一铜互连层上；　　　　（ｄ）在所述的通孔组内淀积Ｔｉ第一衬层（４２）；　　　　（ｅ）在所述的通孔组内淀积ＣＶＤ　　ＴｉＮ第二衬层（４６）；　　　　（ｆ）在所述的通孔组内淀积由Ｔａ或ＴａＮ组成的第三衬层（４８）；　　　　（ｇ）淀积和构图第二铜互连层（５０）。

【技术特征摘要】
US 2001-1-11 09/759,0151.一种在集成电路中形成铜互连的方法，包括以下步骤(a)淀积和构图第一铜互连层(30)；(b)淀积第一低介电常数层间介质层(40)；(c)形成一组通孔，所述通孔穿过所述的第一低介电常数层间介质层，中止在所述第一铜互连层上；(d)在所述的通孔组内淀积Ti第一衬层(42)；(e)在所述的通孔组内淀积CVD TiN第二衬层(46)；(f)在所述的通孔组内淀积由Ta或TaN组成...

【专利技术属性】
技术研发人员：史蒂文H伯特切尔，赫伯特L霍，马克霍因凯思，李贤求，王允愈，黄洸汉，
申请(专利权)人：国际商业机器公司，英芬能技术北美公司，
类型：发明
国别省市：US[美国]